5

4

3

2

SW2

VCC

D[7..0]

Q2 BC549C

0

/BUS_RESET

1

RESET BUTTON

J1

0 A14 A12 A10 A8 A6 A4 A2 A0 D6 D4 D2 D0 /MEMRQ /RFSH /RD /HALT /NMI /BUSAK /ROM_EN /RAM_RD CURSOR /EXP CLK

1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 41 43 45 47 49

SOUND

A15 A13 A11 A9 A7 A5 A3 A1 D7 D5 D3 D1 VCC M1 /IORQ /WR

D

IC7b R2 470

15 1 2 3

D0 D1 D2 D3

11 5 4

RD RD1 RD2

0 12 14

WR WR1 WR2

D4 /CPC_RD

VCC R1 4.7K

IC3 A[15..0]

A15 A14 A1

/INT /BUSRD /READY /RESET ROMDIS RAMDIS L_PEN

2 /RD 3 /RFSH4 /RESET 5 6 7 8 9

I I I I I I I I

CLK 1

CLK

11

I/O I/O I/O I/O

12 13 18 19

O O O O

14 15 16 17

/STOP /NMI

0 STOP BUTTON

RAMDIS ROMDIS

16

VCC0

0 /GLOBAL_ENABLE VCC

15 1 2 3

D0 D1 D2 D3

11 5 4

RD RD1 RD2

12 14 13

WR WR1 WR2

0 16

IC5 D[7..0] C

chip ic4 PAL16L8

I I I I I I I I I I

I/O I/O I/O I/O I/O I/O O O

12 19

PAL16L8

equations ENABLE_SRAM = global_enable + A15 * /pin8 + A8 * /A11 * A15 * /pin7 + A8 * A11 * /A15 * /pin7 ENABLE_SRAM.oe = vcc

/GLOBAL_ENABLE D6 D7

/pin18 = /A8 * /A4 * A5 pin18.oe = vcc

IC4

A8 A11 A15

/SRAM_A5 = /A11 * /A5 + A15 * /A5 + /A8 * /A5 + pin7 * /A5 + /D7 * A8 * A11 * /A15 * /pin7 SRAM_A5.oe = /WORD0_WORD1

A4 A5

1 2 3 4 5 6 7 8 9 11

I I I I I I I I I I

10 9 7 6

VCC

R7 R8 R9 R10 R11 R12

74LS670 13 14 15 16 18 17

I/O I/O I/O I/O I/O I/O

13 14 15 16 18 17

O O

12 19

IC6

M1 /IORQ /WR

/CPC_WR

/A8 and /A4 and A5

/global_enable=1 D6=2 D7=3 A8=4 A11=5 A15=6 pin7=7 pin8=8 A4=9 GND=10 A5=11 /ENABLE_CPC_SRAMADR=12 /WRITE_TO_SRAMADRBUFFER=13 WORD0_WORD1=14 /ENABLE_74LS670_SRAMADR=15 SRAM_A4=16 SRAM_A5=17 pin18=18 /ENABLE_SRAM=19 VCC=20

1 2 3 4 5 6 7 8 9 11

Q0 Q1 Q2 Q3

VCC

IC7 D3 D2 D1 D0

HEADER 25X2 A10 A13 A2 A9 A11 A3 A6 A14 A7 A12

10 9 7 6

74LS670

OE PAL16R4

0

SW1

13

Q0 Q1 Q2 Q3

SRAM_A0 SRAM_A1 SRAM_A2 SRAM_A3 SRAM_A6

/BUS_RESET

2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50

/MEMRQ /WR /IORQ M1 ROMDIS RAMDIS /NMI /RD /RFSH /RESET CLK

WORD0 / WORD1

D

A7 A6 A3 A0 A1 A2

15 1

G2 G1

14 12 10 6 4 2

A5 A4 A3 A2 A1 A0

Y5 Y4 Y3 Y2 Y1 Y0

13 11 9 7 5 3

SRAM_A4 SRAM_A5 SRAM_A7

VCC R6 R5

SRAM_A5 /ENABLE_CPC_SRAMADR /ENABLE_SRAM

C

IC2

74LS365

/WRITE_TO_SRAMADRBUFFER WORD0 / WORD1 /ENABLE_74LS670_SRAMADR SRAM_A4

VCC

A8 A9 A10 A11 A12 /CPC_RD /CPC_WR A13

10 9 8 7 6 5 4 3 25 24 21 23 2

A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12

22 27 20 26

OE WE CS1 CS2

PAL16L8

D0 D1 D2 D3 D4 D5 D6 D7

11 12 13 15 16 17 18 19

D0 D1 D2 D3 D4 D5 D6 D7

O0 O1 O2 O3 O4 O5 O6 O7

11 12 13 15 16 17 18 19

D0 D1 D2 D3 D4 D5 D6 D7

6264

/SRAM_A4 = /A11 * /A4 + A15 * /A4 + /A8 * /A4 + pin7 * /A4 + /D6 * A8 * A11 * /A15 * /pin7 SRAM_A4.oe = /WORD0_WORD1

IC1 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12

ENABLE_74LS670_SRAMADR = A8 * A15 * /pin8 + D6 * /D7 * A8 * A11 * /A15 * /pin7 ENABLE_74LS670_SRAMADR.oe = vcc B

/WORD0_WORD1 = A11 * pin8 + /A8 * pin8 + /A15 + pin7 * pin8 WORD0_WORD1.oe = vcc WRITE_TO_SRAMADRBUFFER = /A8 * A15 * /pin8 + /D6 * /D7 * A8 * A11 * /A15 * /pin7 WRITE_TO_SRAMADRBUFFER.oe = vcc

A13

ENABLE_CPC_SRAMADR = /A8 * /A15 + /A11 * /A15 + /A15 * pin7 + /A8 * pin8 + A11 * A15 * pin8 + pin7 * pin8 ENABLE_CPC_SRAMADR.oe = vcc

VCC /GLOBAL_ENABLE

10 9 8 7 6 5 4 3 25 24 21 23 2

A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12

22 27 20

OE PGM CE

1 A[15..0]

B

VPP 2764

D[7..0]

chip ic5 PAL16L8 // -> XX000000011001XX +/M1 -> 0x6? /IC3_P2 = (/IC4A . /A13 . /A12 . /A11 . /A10 . /A9 . /A7 . A6 . /A3 . A2) . /M1

Giants (CPC-Hardware) - Jeff (HxC2001)

// -> XX111110 111010XX + Write IO /IC3_P9 = ( A13 . A12 . A11 . A10 . A9 . A7 . A6 . A3 . /A2 ) . /IC4A . ( /WR . /IORQ ) // -> X111X11X XXXXXXX + Write io /IC4_P7 = ( A14 . A13 . A12 . A10 . A9 ) . ( /WR . /IORQ ) // -> X011110X XXXXXXX + Write io /IC4_P8 = (/A14 . A13 . A12 . A11 . A10 . /A9 ) . ( /WR . /IORQ )

A

A

Title MultiFace 2 Size C Date: 5

4

3

2

Document Number http://hxc2001.free.fr

Rev 1

Tuesday, November 04, 2008 1

Sheet

1

of

1