CLP-340/CLP-340M/CLP-340C SERVICE MANUAL
● CLP-340
● CLP-340M
● CLP-340C
■ CONTENTS（目次） SPECIFICATIONS（総合仕様）............................ 4/6 PANEL LAYOUT（パネルレイアウト）.................. 8 DISASSEMBLY PROCEDURE（分解手順）......... 10 LSI PIN DESCRIPTION（LSI 端子機能表）.......... 29 IC BLOCK DIAGRAM（IC ブロック図）............... 35 CIRCUIT BOARDS（シート基板図）.................... 36 TEST PROGRAM（テストプログラム）.......... 53/59 INITIAL SETTING（出荷時の設定）................ 58/64 DATA BACKUP（データのバックアップ）...... 65/69 VERSION UPGRADE（バージョンアップ）.... 73/74 INITIALIZING INTERNET SETTINGS （インターネット設定の初期化）...................... 75/76
CL 001813 CLP-340/CLP-340M/CLP-340C:20080901-225750
MESSAGE LIST（メッセージ一覧）............... 77/78 SYSTEM BOOTING FLOWCHART （起動フローチャート）..................................... 79/80 MIDI IMPLEMENTATION CHART ....................... 81 MIDI DATA FORMAT ........................................... 82 PARTS LIST BLOCK DIAGRAM（ブロックダイアグラム） CIRCUIT BOARD LAYOUT & WIRING （ユニットレイアウト＆結線図） OVERALL CIRCUIT DIAGRAM（総回路図）
HAMAMATSU, JAPAN Copyright (c) Yamaha Corporation. All rights reserved. PDF
’08.08
CLP-340/CLP-340M/CLP-340C
IMPORTANT NOTICE This manual has been provided for the use of authorized Yamaha Retailers and their service personnel. It has been assumed that basic service procedures inherent to the industry, and more specifically Yamaha Products, are already known and understood by the users, and have therefore not been restated.
WARNING :
Failure to follow appropriate service and safety procedures when servicing this product may result in personal injury, destruction of expensive components and failure of the product to perform as specified. For these reasons, we advise all Yamaha product owners that all service required should be performed by an authorized Yamaha Retailer or the appointed service representative.
IMPORTANT :
This presentation or sale of this manual to any individual or firm does not constitute authorization certification, recognition of any applicable technical capabilities, or establish a principal-agent relationship of any form.
The data provided is belived to be accurate and applicable to the unit(s) indicated on the cover. The research engineering, and service departments of Yamaha are continually striving to improve Yamaha products. Modifications are, therefore, inevitable and changes in specification are subject to change without notice or obligation to retrofit. Should any discrepancy appear to exist, please contact the distributor’s Service Division.
WARNING :
Static discharges can destroy expensive components. Discharge any static electricity your body may have accumulated by grounding yourself to the ground bus in the unit (heavy gauge black wires connect to this bus.)
IMPORTANT :
Turn the unit OFF during disassembly and parts replacement. Recheck all work before you apply power to the unit.
WARNING: This product contains chemicals known to the State of California to cause cancer, or birth defects or other reproductive harm. DO NOT PLACE SOLDER, ELECTRICAL/ELECTRONIC OR PLASTIC COMPONENTS IN YOUR MOUTH FOR ANY REASON WHAT SO EVER! Avoid prolonged, unprotected contact between solder and your skin! When soldering, do not inhale solder fumes or expose eyes to solder/ flux vapor! If you come in contact with solder or components located inside the enclosure of this product, wash your hands before handling food.
IMPORTANT NOTICE FOR THE UNITED KINGDOM Connecting the Plug and Cord IMPORTANT. The wires in this mains lead are coloured in accordance with the following code: BLUE : NEUTRAL BROWN : LIVE As the colours of the wires in the mains lead of this apparatus may not correspond with the coloured markings identifying the terminals in your plug proceed as follows: The wire which is coloured BLUE must be connected to the terminal which is marked with the letter N or coloured BLACK. The wire which is coloured BROWN must be connected to the terminal which is marked with the letter L or coloured RED. Making sure that neither core is connected to the earth terminal of the three pin plug. • This applies only to products distributed by Yamaha Music (U.K.) Ltd.
(2 wires)
■ WARNING Components having special characteristics are marked to those originally installed.
and must be replaced with parts having specification equal
印の部品は、安全を維持するために重要な部品です。交換する場合は、安全のために必ず指定の部品をご使用ください。
2
CLP-340/CLP-340M/CLP-340C
■ SAVING DATA（データの保存） Saving and backing up your data Data in the instrument’s internal memory can be lost due to operational errors or malfunction. Be sure Be sure to to save any important data to external media via a perform it computer connected to the instrument.
作成したデータの保存とバックアップ 保存したデータは故障や誤操作などのために失われ ることがあります。大切なデータは、フロッピーディ スク/USB 記憶装置 / コンピューターなどの外部機 器に保存してください。
Backing up the USB Storage device To protect against data loss through media damage, we recommend that you save your important data Be sure to onto two USB storage devices.
フロッピーディスク /USB 記憶装置 / 外部メディアのバックアップ 保存したフロッピーディスク/USB 記憶装置 / 外部 メディアの万一の事故に備えて、大切なデータは予 備のフロッピーディスク/USB 記憶装置 / 外部メディ アにバックアップとして保存されることをおすすめし ます。
perform it
3
CLP-340/CLP-340M/CLP-340C
■ SPECIFICATIONS
Size /Weight
Control Interface
Width
1408 mm (55-7/16")
Height
917 mm (36-1/8")
With music rest
1018 mm (40-1/16")
Depth
514 mm (20-1/4")
Weight
69 kg (152 lbs., 2 oz.)
Number of Keys
88
Keyboard Type
GH3 (Graded Hammer 3) with Synthetic ivory keytops
Touch Sensitivity
Yes
Number of Pedal
3
Half Pedal
Yes
Pedal Functions
Damper (with half-pedal effect), Sostenuto, Soft
Display
7-Segment LED
Key Cover Style Cabinet
Sliding
Music Rest
Yes
Music Clips
Yes
Tone Generation Technology Number of Dynamic Steps
AWM Dynamic Stereo Sampling 4
Stereo Sustain Samples
Yes
Key-off Samples
Yes
Number of Polyphony (Max.)
128
Voices
Number of Voices
Effect
14 x 2 variations
Reverb
4 types
Brilliance
5 types
Chorus
Yes
Dual
Yes
Split
Yes
Number of Preset Songs
50
Recording
Number of Songs
3
Number of Tracks
2
Songs Data Capacity
User songs (100KB X 3 (ca.11,000 notes X 3)), External songs (447KB)
Playback
SMF (Format 0 & 1)
Recording
SMF (Format 0)
Compatible Data Format
4
CLP-340/CLP-340M/CLP-340C
Metronome Tempo Range Functions
Transpose Tuning
Storage
32-280 -12 to 0, 0 to +12 Yes
Scale Type
7 types
Floppy Disk Drive
Optional
Internal Memory
User songs 300KB, External songs 447KB
External Device
Optional
Headphones MIDI
Connectivity
Yes
x2 [IN][OUT][THRU]
AUX IN
[L/L+R][R]
AUX OUT
[L/L+R][R]
USB [TO DEVICE]
x 2 (selectable)
USB [TO HOST]
Yes
[LAN]
Yes
Amplifiers
40W x 2
Speakers
(16cm + 5cm) x 2
CD-ROM
Yes
Amplifiers/Speakers Bundled Software
Accessories
●
Included Accessories
Owner’s Manual, Accessory CD-ROM for Windows, Accessory CD-ROM for Windows Installation Guide, “50 greats for the Piano” Score Collection, My Yamaha Product User Registration, Bench (included or optional depending on locale)
Options BC-100 Bench HPE-160 Stereo Headphones UD-FD01 USB-FDD Unit
5
CLP-340/CLP-340M/CLP-340C
■ 総合仕様
寸法 / 質量
間口
1408 mm
高さ
917 mm
高さ（譜面板を立てた場合）
1018 mm
奥行き
514 mm
質量
69 kg
鍵盤数
88
鍵盤種
GH3 鍵盤象牙調仕上げ
タッチ感度 操作子
Yes
ペダル数
3
ハーフペダル
Yes
ペダル機能
ダンパー ( ハーフペダル機能付き )、ソステヌート、ソフト
ディスプレイ
7-Segment LED
パネル言語
英語
鍵盤蓋 本体
スライド式キーカバー
譜面立て
Yes
譜面止め
Yes
音源方式
AWM ダイナミックステレオサンプリング
ダイナミックステレオ サンプリング 音源 / 音色
効果
4
サステインサンプリング
Yes
キーオフサンプリング
Yes
発音数
128
音色数
14 x 2
リバーブ
4 タイプ
デュアル
Yes
スプリット
Yes
プリセットソング
録音 / 再生
機能
録音
曲数
3
トラック数
2
容量
フラッシュメモリー（内蔵） ユーザーソング : 100KB X 3、 外部ソング : 447KB
再生データフォーマット
SMF (Format 0 & 1)
録音データフォーマット
SMF (Format 0)
メトロノーム
Yes
テンポ
Yes
トランスポーズ
Yes
チューニング
Yes
スケール
6
50
7 タイプ
CLP-340/CLP-340M/CLP-340C
フロッピーディスクドライブ メモリー
内部メモリー
300KB/ 外部ソング 447KB
USB 記憶装置
別売 USB 記憶装置を [USB TO DEVICE] 端子に接続可
LAN 端 子 使 用、 無 線 LAN イ ー サ インターネット ネットコンバーター (LAN 端子使 ダイレクト接続 用 )、USB-LAN ア ダ プ タ ー (USB TO DEVICE 端子使用 ) ヘッドフォン MIDI
接続端子
アンプ / スピーカー 電源 付属ソフト
Yes
x2 [IN][OUT][THRU]
AUX IN
[L/L+R][R]
AUX OUT
[L/L+R][R]
USB [TO DEVICE]
x2
USB [TO HOST]
Yes
[LAN]
Yes
アンプ出力
40W x 2
スピーカー
(16cm + 5cm) x 2
定格電源
AC100V 50/60Hz
消費電力
50 Ｗ
CD-ROM
アクセサリー CD-ROM
付属品
●
別売フロッピーディスクドライブを [USB TO DEVICE] 端子に接続可
保証書、取扱説明書、アクセサリー CD-ROM インストールガイド、 ピアノで弾く名曲 50 選 ( 楽譜集 )、ヘッドフォン、高低自在椅子、 ユーザー登録のご案内
別売品 ヘッドフォン HPE-160 USB-FDD ユニット UD-FD01
7
CLP-340/CLP-340M/CLP-340C
■ PANEL LAYOUT（パネルレイアウト） 4
)
0 1
6
2
*
-
/ SELECT
USB TO DEVICE
OFF ON NORMAL HP. SW SPEAKER
PHONES
Front
OUT
MIDI
L/L+R
AUX IN
（このイラストは下から見たイラストです。）
TO DEVICE
USB
TO HOST
R
IN
L/L+R
R
AUX OUT
THRU
Shows the jacks as seen when viewed from below the instrument.
Front
Shows the jacks as seen when viewed from below the instrument. （このイラストは下から見たイラストです。）
8
CLP-340/CLP-340M/CLP-340C
q [POWER] switch
q [POWER] スイッチ
w [MASTER VOLUME] slider
w [MASTER VOLUME] スライダー
e [DEMO] button
e [DEMO] ボタン
r [TRANSPOSE] button
r [TRANSPOSE] ボタン
t [REC] button
t [REC] ボタン
y [RIGHT], [LEFT] buttons
y [RIGHT]、[LEFT] ボタン
u [PLAY/PAUSE], [STOP] buttons
u [PLAY/PAUSE]、[STOP] ボタン
i [SONG SELECT] button
i [SONG SELECT] ボタン
o [FILE] button
o [FILE] ボタン
!0 [TEMPO/FUNCTION] button
!0 [TEMPO/FUNCTION] ボタン
!1 [METRONOME] buttons
!1 [METRONOME] ボタン
!2 Display
!2 画面
!3 [–/NO], [+/YES] buttons
!3 [ − /NO]、[ ＋ /YES] ボタン
!4 Voice group buttons
!4 音色ボタン
!5 [SPLIT] button
!5 [SPLIT] ボタン
!6 [BRILLIANCE], [REVERB], [EFFECT] buttons
!6 [BRILLIANCE]、[REVERB]、[EFFECT] ボタン
!7 [TOUCH] button
!7 [TOUCH] ボタン
!8 [DAMPER RES.] button
!8 [DAMPER RES.] ボタン
!9 USB [TO DEVICE] terminals
!9 USB [TO DEVICE] 端子
@0 AUX OUT [L/L+R] [R] jacks
@0 AUX OUT [L/L+R] [R] 端子
@1 AUX IN [L/L+R] [R] jacks
@1 AUX IN [L/L+R] [R] 端子
@2 USB [TO HOST] terminal
@2 USB [TO HOST] 端子
@3 MIDI [IN] [OUT] [THRU] terminals
@3 MIDI [IN] [OUT] [THRU] 端子
@4 [PHONES] jacks, [SPEAKER] switch
@4 [PHONES] 端子、[SPEAKER] スイッチ
@5 PEDALS
@5 ペダル
@6 [LAN] jack
@6 [LAN] 端子
@7 [PEDAL] jack
@7 [PEDAL] 端子
9
CLP-340/CLP-340M/CLP-340C
■ DISASSEMBLY PROCEDURE（分解手順） 注意事項
Caution: 1. Be sure to attach the removed filament tape just as it was before removal. 2. You may find a floppy disk drive installed on the left underside of the CLP-340. When removing the jack assembly, disconnect the USB cable in advance. When removing the front rail assembly or main unit, remove the floppy disk drive in advance.
1.
Headphone Hanger
1. フィラメントテープは、取り外す前と同じように取り付けてく ださい。 2. 本体底面の左側にフロッピーディスクドライブが取り付けら れている場合があります。 ジャック Ass’ y を外すときは、先に USB ケーブルを外して ください。 口棒 Ass’ y またはメインユニットを外すときは、先にフロッ ピーディスクドライブを外してください。
1.
Remove the two (2) screws marked [8b]. The headphone hanger can then be removed. (Fig. 1)
2. 2-1 2-2
Music Rest Assembly
2.
(Time required : About 2 minute)
2-1
Remove the six (6) screws marked [13] and loosen the two (2) screws marked [4A]. (Photo 1) Slide the music rest assembly forward, and it can then be removed by lifting up.
ヘッドホンハンガー（所要時間：約 1 分） [8b] のネジ 2 本を外し、 ヘッドホンハンガーを外します。 （図 1）
(Time required : About 1 minute)
2-2
譜面板 Ass’ y（所要時間：約 2 分） [13] のネジ 6 本を外し、[4A] のネジ 2 本を緩めます。 （写真 1） 譜面板 Ass’y を前方へスライドした後、持ち上げて外 します。 TOP BOARD ASSEMBLY (屋根Ass'y)
HEADPHONE HANGER (ヘッドホンハンガー)
MUSIC REST ASSEMBLY (譜面板Ass'y)
[13] [13]
[4A]
[13]
PH
O
NE
S
[4A]
[8b] [8b]: TRUSS HEAD SCREW (小ネジ＋TRUS) 4.0X10 MFZN2B3 (WF00080R) Fig. 1（図 1）
3.
Top Board Assembly (Time required : About 1 minute)
3-1 3-2 3-3
Close the key cover. Remove the three (3) screws marked [S10]. (Fig. 2) Slide the top board assembly forward, and it can then be removed by lifting up.
4.
Rear Panel Assembly (Time required : About 1 minute)
4-1 4-2
10
Disconnect the AC cord and the PK cable. (Fig. 3) Remove the four (4) screws marked [6a] and the two (2) screws marked [6c]. The rear panel assembly can then be removed. (Fig. 2)
[4A]: STRAP SCREW (ショルダースクリュー) (WF85670R) [13]: BIND HEAD TAPPING SCREW-1 (TP＃1＋BIND) 3.0X12 MFZN2B3 (WE98560R) Photo 1（写真 1）
3.
屋根 Ass’ y（所要時間：約 1 分）
3-1 3-2 3-3
スライド蓋を閉じておきます。 [S10] のネジ 3 本を外します。 （図 2） 屋根 A ss’y を前方へスライドした後、持ち上げて外し ます。
4.
裏板 Ass’ y（所要時間：約 1 分） 電源コードと PK ケーブルを外します。 （図 3） [6a] のネジ 4 本と [6c] のネジ 2 本を外して、 裏 板 Ass’y を外します。 （図 2）
4-1 4-2
CLP-340/CLP-340M/CLP-340C
TOP BOARD ASSEMBLY (屋根Ass'y) [S10] [S10]
P
E
D
A
L
[S10]
PK CABLE (PKケーブル)
[6c]
[6c]
[6a]
AC CORD (電源コード)
[6a] REAR PANEL ASSEMBLY (裏板Ass'y)
TRUSS HEAD TAPPING SCREW-1 (TP＃1＋TRUS) 4.0X20 MFZN2B3 (WE96530R) [6c]: TRUSS HEAD SCREW (小ネジ＋TRUS) 4.0X12 MFZN2B3 (WE99770R) [S10]: TRUSS HEAD SCREW (小ネジ＋TRUS) 4.0X16 MFZN2B3 (WE97760R) [6a]:
Fig. 3（図 3）
Fig. 2（図 2）
5. 5-1 5-2
Circuit Boards and Assembles (Main Unit Section)
5.
(Time required: About 2 minutes each)
5-1 5-2
Remove the top board assembly. (See procedure 3) Each circuit board and assembly can be removed by removing its fixing screws as listed below.
Circuit board and Assembly
基板とアッセンブリ（メインユニット部） （所要時間：各約 2 分） 屋根 Ass’ y を外します。 （3 項参照） 次のネジを外すことにより、基板・アッセンブリを外す ことができます。
Ref. No.
Screw
DM
S08A
BIND HEAD TAPPING SCREW-B （B タイト＋ BIND） 3.0X8 MFZN2W3 (WE774300)
6
4
MA COVER ASSEMBLY（MA カバー Ass’y） （U model only）
106A
BIND HEAD TAPPING SCREW-1 （TP ＃ 1 ＋ BIND） 3.5X12 MFZN2W3 (WE97090R)
2
4
S01A
BIND HEAD TAPPING SCREW-1（TP ＃ 1 ＋ BIND）3.5X11 MFZN2W3 (WF831100)
2
4
106B
BIND HEAD TAPPING SCREW-1 （TP ＃ 1 ＋ BIND） 3.5X12 MFZN2W3 (WE97090R)
2
4
S01B
BIND HEAD TAPPING SCREW-1 （TP ＃ 1 ＋ BIND）3.5X11 MFZN2W3 (WF831100)
2
4
BIND HEAD SCREW（小ネジ＋ BIND）4.0X14 MFZN2W3 (WE96870R)
4
4
4
4
MA80S ASSEMBLY （MA80S Ass’y） FU COVER（FU カバー） （U model only） FU80 ASSEMBLY （FU80 Ass’y） POWER TRANSFORMER （電源トランス） NET1 JACK ASSEMBLY （ジャック Ass’y） PK CONNECTOR （PK コネクタ） PJK
103 112
FLAT WASHER（平座みがき丸）4.0X12X1.0 MFZN2W3 (WF57880R) （U model only）
QTY Fig.
S02
BIND HEAD TAPPING SCREW-1 （TP ＃ 1 ＋ BIND） 3.5X20 MFZN2W3 (WE97150R)
4
4
S01C
BIND HEAD TAPPING SCREW-1 （TP ＃ 1 ＋ BIND） 3.5X11 MFZN2W3 (WF831100)
4
4
S01D
BIND HEAD TAPPING SCREW-1（TP ＃ 1 ＋ BIND）3.5X11 MFZN2W3 (WF831100)
2
4
35c
BIND HEAD TAPPING SCREW-B （B タイト＋ BIND） 3.0X8 MFZN2W3 (WE774300)
2
4
SP ASSEMBLY L （SP Ass’ y L） S01E
BIND HEAD TAPPING SCREW-1（TP ＃ 1 ＋ BIND）3.5X11 MFZN2W3 (WF831100)
2
4
TWEETER L（ツィーター L）
BIND HEAD TAPPING SCREW-B（B タイト＋ BIND）4.0X10 MFZN2B3 (WE97230R)
4
4
37cA
11
CLP-340/CLP-340M/CLP-340C
Circuit board and Assembly
Ref. No.
Screw
QTY Fig.
SP ASSEMBLY R（SP Ass’y R） S01F
BIND HEAD TAPPING SCREW-1 （TP ＃ 1 ＋ BIND）3.5X11 MFZN2W3 (WF831100)
2
4
TWEETER R（ツィーター R）
37cB
BIND HEAD TAPPING SCREW-B（B タイト＋ BIND）4.0X10 MFZN2B3 (WE97230R)
4
4
WOOFER L（ウーファー L）
53A
TRUSS HEAD TAPPING SCREW-1（TP ＃ 1 ＋ TRUS）4.0X23 MFZN2W3 (WF746300)
4
4
WOOFER R（ウーファー R）
53B
TRUSS HEAD TAPPING SCREW-1（TP ＃ 1 ＋ TRUS）4.0X23 MFZN2W3 (WF746300)
4
4
*
※
DM circuit board has internal DIP switches for switching
DM シート内には、機種切替え用（SW1）と、日本語と英語の 表示切替え用（SW3）のディップスイッチがあります。
the model (SW1) and for switching the display in Japanese or in English (SW3). ON
OFF
SW1
CLP-340
(CLP-370)
SW3
Japanese
English
ON
OFF
SW1
ON
OFF
SW3
PK CONNECTOR (PKコネクタ) [S01D]
PJK
[106A](U model only) [106B] (U model only)
[35c]
[S01D]
WOOFER L (ウーファーL) [53A] x 4
JACK ASSEMBLY (ジャックAss'y)
DIP switches (DIPスイッチ)
MA80S ASSEMBLY (MA80S Ass'y) [S02] x 4 [S08A] x 6 [S01A] [S01A]
[S01C] [S01C]
FU80 ASSEMBLY (FU80 Ass'y)
FU COVER (FUカバー) (U model only) [S01B] [S01B]
WOOFER R (ウーファーR)
[106B] (U model only) TWEETER R (ツィーターR) [53B] x 4
DM
[37cA] x 4 [S01E] SP ASSEMBLY L (SP Ass'y L)
TWEETER L (ツィーターL)
NET1
[106A] (U model only)
MA COVER ASSEMBLY (MAカバーAss'y) (U model only) Fig. 4（図 4）
12
[103] x 4
[112] x 4 [S01F] [37cB] x 4 (U model only) SP ASSEMBLY R POWER TRANSFORMER (SP Ass'y R) (電源トランス)
CLP-340/CLP-340M/CLP-340C
6. 6-1 6-2 6-3 6-4
MA80S Circuit Board
6.
(Time required : About 3 minutes)
6-1 6-2
Remove the top board assembly. (See procedure 3) Remove the MA cover assembly. (See procedure 5) (U model only) Remove the MA80S assembly. (See procedure 5) Remove the five (5) screws marked [1A], the three (3) screws marked [2A] and the screw marked [3A]. The MA80S circuit board can then be removed. (Fig. 5)
7.
7.
FU80 Circuit Board
7-1 7-2
Remove the top board assembly. (See procedure 3) Remove the FU cover. (See procedure 5) (U model only) Remove the FU80 assembly. (See procedure 5) Remove the two (2) screws marked [4A] and the two (2) hexagonal nuts marked [5A]. (Fig. 6) (Y model only) Remove the two (2) screws marked [1B] and the two (2) screws marked [6A]. The FU80 circuit board can then be removed. (Fig. 6)
(Time required : About 3 minutes)
7-3 7-4
7-5
6-3 6-4
● MA80S ASSEMBLY (MA80S Ass’ y)
7-1 7-2 7-3 7-4 7-5
MA80S シート（所要時間：約 3 分） 屋根 Ass’y を外します。 （3 項参照） MA カバー Ass’ y を外します。 （5 項参照） （U モデルのみ） MA80S Ass’y を外します。 （5 項参照） [1A] のネジ 5 本と [2A] のネジ 3 本、[3A] のネジ 1 本を外して、MA80S シートを外します。 （図 5）
FU80 シート（所要時間：約 3 分） 屋根 Ass’ y を外します。 （3 項参照） FU カバーを外します。 （5 項参照） （U モデルのみ） FU80 Ass’y を外します。 （5 項参照） [4A] のネジ 2 本と [5A] の六角フランジナット 2 個を 外します。 （図 6） （Y モデルのみ） [1B] のネジ 2 本と[6A] のネジ 2 本を外して、FU80 シー トを外します。 （図 6）
L FU80 ASSEMBLY (FU80 Ass’y) [6A]
[2A]
[6A]
[3A] [2A] [1A] [5A] (Y model only)
FU80
[1A]
MA80S [1A]: [2A]: [3A]:
[1A]
BIND HEAD TAPPING SCREW-B（B タイト＋ BIND） 4.0X8 MFZN2W3 (WE97460R) BIND HEAD TAPPING SCREW-B（B タイト＋ BIND） 3.0X10 MFZN2W3 (WE774200) BIND HEAD TAPPING SCREW-B（B タイト＋ BIND） 3.0X16 MFZN2W3 (WE97340R) Fig. 5（図 5）
[4A] (Y model only)
[1B]
[1B]: BIND HEAD TAPPING SCREW-B (Bタイト＋BIND) 3.0X8 MFZN2B3 (WE774400) [6A]: BIND HEAD TAPPING SCREW-B (Bタイト＋BIND) 3.0X12 MFZN2W3 (WE98740R) Y model only [4A]: BIND HEAD SCREW (小ネジ＋BIND) 3.0X10 MFZN2B3 (WF304400) [5A]: HEXAGONAL NUT (六角フランジナット) M3 MFZN2W3 (WF55980R) Fig. 6（図 6）
13
CLP-340/CLP-340M/CLP-340C
8.
AJACK Circuit Board, DJACK Circuit Board
8-1 8-2 8-3
Remove the top board assembly. (See procedure 3) Remove the jack assembly. (See procedure 5)
8.
(Time required : About 3 minutes each)
8-4
AJACK Circuit Board
8-1 8-2 8-3
Remove the four (4) washers marked [5B], the four (4) hexagonal nuts marked [6B] and the two (2) screws marked [7A]. The AJACK circuit board can then be removed. (Fig. 7)
8-4
DJACK Circuit Board
Remove the three (3) screws marked [4B], the two (2) screws marked [7B] and the screw marked [8A]. The DJACK circuit board can then be removed. (Fig. 7)
AJACK シート、DJACK シート （所要時間：各約 3 分） 屋根 Ass’y を外します。 （3 項参照） ジャック Ass’y を外します。 （5 項参照） AJACK シート [5B] のワッシャー 4 個と [6B] の特殊六角ナット 4 個、 [7A] のネジ 2 本を外して、A JACK シートを外します。 （図 7） DJACK シート [4B] のネジ 3 本と [7B] のネジ 2 本、[8A] のネジ 1 本を外して、DJACK シートを外します。 （図 7）
L JACK ASSEMBLY (ジャックAss’y) [6B] [5B]
[6B] [6B] [6B]
[5B]
[5B]
[5B]
AJACK
AJACK
[7A] x 2 [7B] x 2
[8A] [4B]: [5B]: [6B]: [7A], [7B]: [8A]:
DJACK
[4B]
DJACK
BIND HEAD TAPPING SCREW-B (Bタイト＋BIND) 3.0X8 MFZN2B3 (WE774400) WASHER (ワッシャー) (VJ86940R) HEXAGONAL NUT (特殊六角ナット) M12X14X2 P=1.0 (WF55990R) BIND HEAD TAPPING SCREW-B (Bタイト＋BIND) 3.0X8 MFZN2W3 (WE774300) BIND HEAD SCREW (小ネジ＋BIND) 3.0X10 MFZN2B3 (WF304400) Fig. 7（図 7）
9.
Key Cover Assembly
9.
(Time required: About 1 minute)
9-1 9-2 9-3
9-1 9-2 9-3
Close the key cover. Remove the top board assembly. (See procedure 3) Remove the screw marked [S08B]. The rack cover L can then be removed. (Photo 2)
*
The rack cover R can then be removed in the same
※
スライド蓋 Ass’ y（所要時間：約 1 分） スライド蓋を閉じます。 屋根 Ass’ y を外します。 （3 項参照） [S08B] のネジ 1 本を外して、ラックカバー（L）を外 します。 （写真 2） ラックカバー (R) も同様に外します。
manner. RACK COVER L (ラックカバー (L))
[S08B]
[S08B]: BIND HEAD TAPPING SCREW-B (Bタイト＋BIND) 3.0X8 MFZN2W3 (WE774300)
14
Photo 2（写真 2）
KEY COVER ASSEMBLY (スライド蓋Ass'y)
KEY COVER ROD (連動棒) Photo 3（写真 3）
CLP-340/CLP-340M/CLP-340C
9-4 9-5 * *
9-4
Set the left end of the rod at the slits of the guide and then lift the rear key cover assembly. (Photo 3) Lean slightly the key cover assembly so that the guide pin can be removed from the guide rail. (Photo 4, 5)
9-5
When removing, be sure not to nake scratches on the
※ ※
side cover. When reinstalling the key cover assembly, apply a masking shield tape around the guide rail to prevent from making scratches on the assembly. GUIDE PIN (ガイドピン)
連動棒をラックの抜き口に合わせて、スライド蓋後部 を上に持ち上げます。 （写真 3） スライド蓋 Ass’y を少し斜めにして、ガイドピンをガイ ドレールより外します。 （写真 4、5）
KEY COVER ASSEMBLY (スライド蓋Ass'y)
腕木に傷をつけないように注意して取り外します。 組み付けのときには、ガイドレールの周囲にマスキングテー プを張り、傷がつかないようにします。
KEY COVER ASSEMBLY (スライド蓋Ass'y)
GUIDE RAIL (ガイドレール) Photo 4（写真 4）
10. 10-1 10-2 10-3
Photo 5（写真 5）
SW Circuit Board
10.
(Time required: About 2 minutes)
10-1 10-2 10-3
Remove the top board assembly. (See procedure 3) Remove the key cover assembly. (See procedure 9) Remove the four (4) screws marked [50A]. The SW ciruit board can then be removed. (Photo 6)
SW シート（所要時間：約 2 分） 屋根 Ass’y を外します。 （3 項参照） スライド蓋 Ass’y を外します。 （9 項参照） [50A] のネジ 4 本を外して、SW シートを外します。 （写真 6）
[50A]
[50A]
SW
[50A]: BIND HEAD TAPPING SCREW-B (Bタイト＋BIND) 3.0X8 MFZN2W3 (WE774300) Photo 6（写真 6）
15
CLP-340/CLP-340M/CLP-340C
11.
Control Panel Assembly
11.
(Time required: About 3 minutes)
11-1 11-2 11-3
11-1 11-2 11-3
Remove the top board assembly. (See procedure 3) Remove the key cover assembly. (See procedure 9) Remove the seven (7) screws marked [S01G] and the two (2) screws marked [S13]. The control panel assembly can then be removed. (Fig. 8)
12.
Key Block Assembly (L, R)
12.
(Time required: About 3 minutes each)
12-1 12-2 12-3 12-4
12-1 12-2 12-3 12-4
*
Remove the top board assembly. (See procedure 3) Remove the key cover assembly. (See procedure 9) Remove the control panel assembly. (See procedure 11) Remove the screw marked [S14] and the flat washer marked [23]. The key block assembly L can then be removed. (Fig. 8)
※
パネル Ass’ y（所要時間：約 3 分） 屋根 Ass’y を外します。 （3 項参照） スライド蓋 Ass’ y を外します。 （9 項参照） [S01G] のネジ 7 本と [S13] のネジ 2 本を外して、パ ネル Ass’y を外します。 （図 8）
拍子木 Ass’ y（L・R） （所要時間：各約 3 分） 屋根 Ass’y を外します。 （3 項参照） スライド蓋 Ass’y を外します。 （9 項参照） パネル Ass’ y を外します。 （11 項参照） [S14] のネジ 1 本と [23] の平座小型丸 1 個を外して、 拍子木 Ass’ y（L）を外します。 （図 8） 拍子木 Ass’ y（R）も同様に外すことができます。
The left and right key block assembly can then be removed in the same manner.
[S06]
[S06] [S05]
[S06]
[S01G] [S01G]
[S06]
[S01G] [S01G]
[S06]
[S01G] [S06]
[S01G]
[S06] [S05]
[S13] [S13] [S14] [23]
[S14] [23]
[S01G] KEY BLOCK ASSEMBLY L (拍子木Ass'y (L)) [23]: [S01G]: [S05]: [S06]: [S13]: [S14]:
KEYBOARD ASSEMBLY (GH3鍵盤)
CONTROL PANEL ASSEMBLY (パネルAss'y)
FLAT WASHER (平座小型丸) 4.0X8X0.8 MFZN2W3 (WF57860R) BIND HEAD TAPPING SCREW-1(TP＃1＋BIND)3.5X11 MFZN2W3 (WF831100) BIND HEAD TAPPING SCREW-1(TP＃1＋BIND)4.0X14 MFZN2W3 (WE97190R) PAN HEAD SCREW (小ネジ＋PAN) 5.0X25 MFZN2W3 SW (WF00150R) BIND HEAD TAPPING SCREW-B (Bタイト＋BIND) 4.0X10 MFZN2W3 (WE97450R) BIND HEAD TAPPING SCREW-B (Bタイト＋BIND) 4.0X20 MFZN2B3 (WE96210R) Fig. 8（図 8）
16
KEY BLOCK ASSEMBLY R (拍子木Ass'y (R))
CLP-340/CLP-340M/CLP-340C
13. 13-1 13-2 13-3 13-4 13-5
14. 14-1 14-2 14-3 14-4
Keyboard Assembly
13.
(Time required: About 5 minutes)
13-1 13-2 13-3 13-4 13-5
Remove the top board assembly. (See procedure 3) Remove the key cover assembly. (See procedure 9) Remove the control panel assembly. (See procedure 11) Remove the key block assembly L and R. (See procedure 12) Remove the two (2) screws marked [S05] and the seven (7) screws marked [S06]. The keyboard assembly can then be removed. (Fig. 8)
Circuit Boards & Assemblies (Control Panel Assembly Section)
14.
(Time required: About 5 minutes each)
14-1 14-2 14-3 14-4
Remove the top board assembly. (See procedure 3) Remove the key cover assembly. (See procedure 9) Remove the control panel assembly. (See procedure 11) Each circuit board and assembly can be removed by removing its fixing screws as listed below.
Circuit board and Assembly
Ref. No.
GH3 鍵盤（所要時間：約 5 分） 屋根 Ass’ y を外します。 （3 項参照） スライド蓋 Ass’y を外します。 （9 項参照） パネル Ass’y を外します。 （11 項参照） 拍子木 Ass’y（L・R）を外します。 （12 項参照） [S05] のネジ 2 本と [S06] のネジ 7 本を外して、GH3 鍵盤を外します。 （図 8）
基板とアッセンブリ（パネル Ass’y 部） （所要時間：各約 5 分） 屋根 Ass’ y を外します。 （3 項参照） スライド蓋 Ass’ y を外します。 （9 項参照） パネル Ass’y を外します。 （11 項参照） 次のネジを外すことにより、基板・アッセンブリを外す ことができます。
Screw
QTY Fig.
PNL
50B
BIND HEAD TAPPING SCREW-B （B タイト＋ BIND） 3.0X8 MFZN2W3 (WE774300) 10
9
PNR
50C
BIND HEAD TAPPING SCREW-B（B タイト＋ BIND）3.0X8 MFZN2W3 (WE774300)
8
9
SLIDE KNOB（スライドツマミ）
1
9
BIND HEAD TAPPING SCREW-B（B タイト＋ BIND）3.0X8 MFZN2W3 (WE774300)
4
9
MV
50D
SLIDE KNOB (スライドツマミ)
[50D]
[50B]
[50C]
PNL
MV
PNR
[50B]
[50C]
Fig. 9（図 9）
17
CLP-340/CLP-340M/CLP-340C
15. 15-1 15-2 15-3 15-4 15-5
15-6
16. 16-1 16-2 16-3 16-4 16-5
Power Switch Assembly
15.
PSW 束線（所要時間：約 4 分）
(Time required: About 4 minutes)
15-1 15-2 15-3 15-4 15-5
屋根 Ass’y を外します。 （3 項参照） スライド蓋 Ass’ y を外します。 （9 項参照） パネル Ass’ y を外します。 （11 項参照） 拍子木 Ass’ y（R）を外します。 （12 項参照） プッシュツマミと [6C] のネジ 2 本を外して、P SW 束 線を外します。 （図 10） [5C] のネジ 2 本を外して、アングル P SW と P SW 束 線を分離します。 （図 10）
Remove the top board assembly. (See procedure 3) Remove the key cover assembly. (See procedure 9) Remove the control panel assembly. (See procedure 11) Remove the key block assembly R. (See procedure 12) Remove the two (2) screws marked [6C], and pull out the push knob afterwards. The power switch assembly can then be removed from the key block assembly R. (Fig. 10) Remove the two (2) screws marked [5C] and separate the angle PSW and the power switch assembly. (Fig. 10)
15-6
HP Circuit Board
16.
(Time required: About 4 minutes)
16-1 16-2 16-3 16-4 16-5
Remove the top board assembly. (See procedure 3) Remove the key cover assembly. (See procedure 9) Remove the control panel assembly. (See procedure 11) Remove the key block assembly L. (See procedure 12) Remove the two (2) hexagonal nuts marked [3B] and the screw marked [S01H] on the keybed. The HP circuit board can then be removed. (Fig. 11)
HP シート（所要時間：約 4 分） 屋根 Ass’y を外します。 （3 項参照） スライド蓋 Ass’y を外します。 （9 項参照） パネル Ass’y を外します。 （11 項参照） 拍子木 Ass’y（L）を外します。 （12 項参照） [3B] の特殊ナット 2 個と棚板の [S01H] のネジ 1 本を 外して、HP シートを外します。 （図 11）
L KEY BLOCK ASSEMBLY R (拍子木Ass’y(R))
ANGLE PSW (アングルPSW）
[S01H]
[5C] PUSH KNOB (プッシュツマミ)
[3B]
[6C]
[5C]: BIND HEAD TAPPING SCREW-B (Bタイト＋BIND) 3.0X6 MFZN2W3 (WE936300) [6C]: BIND HEAD TAPPING SCREW-1 (TP＃1＋BIND) 3.5X10 MFZN2W3 (WE97080R) Fig. 10（図 10）
18
HP
POWER SWITCH ASSEMBLY (PSW束線) [3B]:
HEXAGONAL NUT（特殊ナット） M12X14X2 P=1.0 (WF55990R) [S01H]: BIND HEAD TAPPING SCREW-1（TP＃1＋BIND） 3.5X11 MFZN2W3 (WF831100)
Fig. 11（図 11）
CLP-340/CLP-340M/CLP-340C
17. 17-1 17-2 17-3 17-4 *
18. 18-1 18-2 18-3 18-4 *
19. 19-1 19-2 19-3 19-4 19-5 19-6
Rack Assembly (L, R)
17.
(Time required: About 4 minutes each)
17-1 17-2 17-3 17-4
Remove the top board assembly. (See procedure 3) Remove the key cover assembly. (See procedure 9) Remove the control panel assembly. (See procedure 11) Remove the four (4) screws marked [6D]. The rack assembly L can then be removed. (Photo 7)
※
ラック Ass’ y（L・R） （所要時間：各約 4 分） 屋根 Ass’y を外します。 （3 項参照） スライド蓋 Ass’y を外します。 （9 項参照） パネル Ass’y を外します。 （11 項参照） [6D]のネジ4 本を外して、 ラックAss’y（L） を外します。 （写真 7） ラック Ass’ y（R）も同様に外すことができます。
The left and right rack assembly can then be removed in the same manner.
Decoration Board (L, R)
18.
(Time required: About 4 minutes each)
18-1 18-2 18-3 18-4
Remove the top board assembly. (See procedure 3) Remove the key cover assembly. (See procedure 9) Remove the control panel assembly. (See procedure 11) Remove the four (4) screws marked [9]. The decoration board L can then be removed. (Photo 7)
※
飾り板（L・R） （所要時間：各約 4 分） 屋根 Ass’y を外します。 （3 項参照） スライド蓋 Ass’ y を外します。 （9 項参照） パネル Ass’ y を外します。 （11 項参照） [9] のネジ 4 本を外して、飾り板（L）を外します。 （写真 7） 飾り板（R）も同様に外すことができます。
The left and right decoration board can then be removed in the same manner.
PL Circuit Board
19.
(Time required: About 5 minutes)
19-1 19-2 19-3 19-4 19-5 19-6
Remove the top board assembly. (See procedure 3) Remove the key cover assembly. (See procedure 9) Remove the control panel assembly. (See procedure 11) Remove the key block assembly L and R. (See procedure 12) Remove the keyboard assembly. (See procedure 13) Remove the screw marked [8B]. The PL circuit board can then be removed. (Photo 7)
ARM ASSEMBLY L (腕木Ass'y (L))
RACK ASSEMBLY L (ラックAss’y(L))
[9]
PL シート（所要時間：約 5 分） 屋根 Ass’y を外します。 （3 項参照） スライド蓋 Ass’y を外します。 （9 項参照） パネル Ass’y を外します。 （11 項参照） 拍子木 Ass’y（L・R）を外します。 （12 項参照） GH3 鍵盤を外します。 （13 項参照） [8B] のネジ 1 本を外して、PL シートを外します。 （写真 7）
DECORATION BOARD L (飾り板 (L))
[S04B] [6D] [S04B]
PL BACK TOP RAIL ASSEMBLY (背面框Ass'y)
[8B] [S04A] [6D] FRONT RAIL ASSEMBLY (口棒Ass'y) [6D]: [9]: [8B]: [S04A], [S04B]:
BIND HEAD TAPPING SCREW-1 (TP＃1＋BIND) 3.5X16 MFZN2W3 (WE97070R) TRUSS HEAD TAPPING SCREW-1 (TP＃1＋TRUS) 3.5X35 MFZN2W3 (WH513700) BIND HEAD TAPPING SCREW-1 (TP＃1＋BIND) 3.5X10 MFZN2W3 (WE97080R) BIND HEAD TAPPING SCREW-1 (TP＃1＋BIND) 3.5X16 MFZN2W3 (WE97070R) Photo 7（写真 7）
19
CLP-340/CLP-340M/CLP-340C
20. 20-1 20-2 20-3 20-4 20-5 20-6 20-7
21. 21-1 21-2 21-3 21-4
Front Rail Assembly
20.
(Time required: About 7 minutes)
20-1 20-2 20-3 20-4 20-5 20-6 20-7
Remove the top board assembly. (See procedure 3) Remove the key cover assembly. (See procedure 9) Remove the control panel assembly. (See procedure 11) Remove the key block assembly L and R. (See procedure 12) Remove the keyboard assembly. (See procedure 13) Remove the two (2) screws marked [S04A] each from both sides of the assembly. (Photo 7) Remove the nine (9) screws marked [S16]. The front rail assembly can then be removed. (Fig. 12)
Back Top Rail Assembly
21.
(Time required: About 4 minutes)
21-1 21-2 21-3 21-4
Remove the top board assembly. (See procedure 3) Remove the rear panel assembly. (See procedure 4) Remove the four (4) screws marked [S04B] each from both sides of the assembly. (Photo 7) Remove the seven (7) screws marked [S09A]. The back top rail assembly can then be removed. (Fig. 12)
口棒 Ass’y（所要時間：約 7 分） 屋根 Ass’y を外します。 （3 項参照） スライド蓋 Ass’ y を外します。 （9 項参照） パネル Ass’ y を外します。 （11 項参照） 拍子木 Ass’ y（L・R）を外します。 （12 項参照） GH3 鍵盤を外します。 （13 項参照） [S04A] のネジを左右 2 本ずつ外します。 （写真 7） [S16] のネジ 9 本を外して、口棒 Ass’ y を外します。 （図 12）
背面框 Ass’y（所要時間：約 4 分） 屋根 Ass’ y を外します。 （3 項参照） 裏板 Ass’ y を外します。 （4 項参照） [S04B] のネジを左右 4 本ずつ外します。 （写真 7） [S09A]のネジ 7 本を外して、 背面框 Ass’ yを外します。 （図 12）
[S09A]
BACK TOP RAIL ASSEMBLY (背面框Ass'y) [S09A]
KEYBED ASSEMBLY (棚板集成) [S09A]
[S09B]
[S09B]
[S16] ARM ASSEMBLY R (腕木Ass'y(R))
[S16]
[S16]
[S16] ARM ASSEMBLY L (腕木Ass'y(L))
FRONT RAIL ASSEMBLY (口棒Ass'y)
[S09A], [S09B]: TRUSS HEAD TAPPING SCREW-1(TP＃1＋TRUS) 3.5X25 MFZN2B3 (WE97040R) [S16]: TRUSS HEAD TAPPING SCREW-1(TP＃1＋TRUS) 3.5X30 MFZN2B3 (WF74600R) Fig. 12（図 12）
20
CLP-340/CLP-340M/CLP-340C
22.
Main Unit (Time required: About 2 minutes)
22.
メインユニット（所要時間：約 2 分）
22-1
Spread a soft cloth like a blanket on the floor where the main unit is to be placed in advance. Remove the headphone hanger. (See procedure 1) Disconnect the AC cord and the PK cable. (See procedure 4-1) Remove the four (4) screws marked [6b]. (Fig. 13) Move the main unit backward, lift it straight upward and place it on the cloth gently. (Fig. 14)
22-1
あらかじめ、メインユニットを置く場所に毛布などの 柔らかい布を敷いておきます。 ヘッドホンハンガーを外します。 （1 項参照） 電源コードと PK ケーブルを外します。 （4-1 項参照） [6b] のネジ 4 本を外します。 （図 13） メインユニットを後方へずらした後、真上に持ち上げ て布の上に静かに置きます。 （図 14）
22-2 22-3 22-4 22-5 *
22-2 22-3 22-4 22-5 ※
安全のために、かならず二人で作業をしてください。
For safety, this work should be done by two persons.
%CAUTION Do not hold the key cover assembly or top board assembly. (スライド蓋Ass’yや屋根Ass’yを持たないでください。) For safety, this work should be done by two persons. (安全のために、かならず二人で作業をしてください。)
MAIN UNIT (メインユニット)
TOP BOARD ASSEMBLY (屋根Ass’y)
[6b]
KEY COVER ASSEMBLY (スライド蓋Ass’y)
Do not hold here. (ここを持たないでください。)
Hold here. (ここを持ってください。)
Do not hold here. (ここを持たないでください。)
[6b] [6b]: BIND HEAD SCREW (小ネジ＋BIND) 6.0X16 MFZN2B3 (WE96940R) Fig. 13（図 13）
23. 23-1 23-2 23-3 23-4 23-5 23-6 23-7
23-8 23-9 *
Fig. 14（図 14）
Arm Assembly (L, R)
23.
(Time required: About 8 minutes each)
23-1 23-2 23-3 23-4 23-5 23-6 23-7
Remove the headphone hanger. (See procedure 1) Remove the top board assembly. (See procedure 3) Remove the key cover assembly. (See procedure 9) Remove the control panel assembly. (See procedure 11) Remove the key block assembly L and R. (See procedure 12) Remove the keyboard assembly. (See procedure 13) Remove the main unit. (See procedure 22) (Parts removed in Steps 23-2 through 23-6 are component parts of the main unit.) Remove the two (2) screws marked [S04A] and the four (4) screws marked [S04B]. (Photo 7) Remove the five (5) screws marked [S09B]. The arm assembly L can then be removed. (Fig. 12)
腕木 Ass’ y（L・R） （所要時間：各約 8 分） ヘッドホンハンガーを外します。 （1 項参照） 屋根 Ass’ y を外します。 （3 項参照） スライド蓋 Ass’ y を外します。 （9 項参照） パネル Ass’ y を外します。 （11 項参照） 拍子木 Ass’ y（L・R）を外します。 （12 項参照） GH3 鍵盤を外します。 （13 項参照） メインユニットを外します。 （22 項参照） （23-2 ∼ 6 で取り外した部品は、メインユニットの構 成部品です。） 23-8 [S04A] のネジ 2 本と [S04B] のネジ 4 本を外します。 （写真 7） 23-9 [S09B] のネジ 5 本を外して、腕木 Ass’y（L）を外し ます。 （図 12） ※
腕木 Ass’ y（R）も同様に外すことができます。
The left and right arm assembly can then be removed in the same manner.
21
CLP-340/CLP-340M/CLP-340C
24.
Side Board Unit (L, R), Pedal Box Assembly
24-1 24-2
Remove the headphone hanger. (See procedure 1) Disconnect the AC cord and the PK cable. (See procedure 4-1) Remove the main unit. (See procedure 22) Remove the rear panel assembly. (See procedure 4)
24.
(Time required: About 3 minutes each)
24-3 24-4 24-5
*
24-1 24-2 24-3 24-4 24-5
Side Board Unit (L, R)
（所要時間：各約 3 分） ヘッドホンハンガーを外します。 （1 項参照） 電源コードと PK ケーブルを外します。 （4-1 項参照） メインユニットを外します。 （22 項参照） 裏板 Ass’y を外します。 （4 項参照） 側板ユニット（L・R） [6d] のネジ 2 本を外して、 側板ユニット （L）を外します。 （図 15）
Remove the two (2) screws marked [6d]. The side board unit L can then be removed. (Fig. 15)
※
The left and right side board unit can then be removed
24-6
ペダル Box Ass’ y [6d] のネジ 4 本を外して、ペダル Box A ss’ y を外し ます。 （図 15）
Toe Block Assembly (L, R)
25.
(Time required: About 2 minutes each)
25-1 25-2
妻土台 Ass’ y（L・R） （所要時間：各約 2 分） スライド蓋を開きます。 毛布などの柔かい布を床に敷いて、鍵盤側を上にし て本体を床に置きます。
in the same manner.
24-6
側板ユニット（L・R）、ペダル Box Ass’y
Pedal Box Assembly
側板ユニット（R）も同様に外すことができます。
Remove the four (4) screws marked [6d]. The pedal box assembly can then be removed. (Fig. 15)
25. 25-1 25-2 *
25-3 25-4 *
Open the key cover. With a soft cloth like a blanket placed on the floor, place the CLP-340 on its back board gently. For safety, this work should be done by two persons.
Put thick books or the like under the side board at both sides. Remove the three (3) screws marked [7C]. The toe block assembly L can then be removed. (Photo 8)
※
25-3 25-4 ※
安全のために、かならず二人で作業をしてください。
厚い本（またはそれに類似するもの）を側板の下側に 置きます。 [7C] のネジ 3 本を外して、妻土台 Ass’ y（L）を外し ます。 （写真 8） 妻土台 Ass’y（R）も同様に外すことができます。
The left and right toe block assembly can then be removed in the same manner.
SIDE BOARD UNIT L (側板ユニット (L))
PEDAL BOX ASSEMBLY (ペダルBox Ass'y) SIDE BOARD UNIT R (側板ユニット (R))
TOE BLOCK ASSEMBLY L (妻土台Ass'y (L)) [6d]
[7C]
NUT (オニメナット) NUT (オニメナット)
[6d]: TRUSS HEAD SCREW (小ネジ＋TRUS) 6.0X25 MFZN2B3 (WF10720R) Fig. 15（図 15）
22
CLOTH (布) [7C]: BIND HEAD TAPPING SCREW-1 (TP＃1＋BIND) 4.0X35 MFZN2W3 (WF109600) Photo 8（写真 8）
CLP-340/CLP-340M/CLP-340C
26.
Pedal Assembly
26.
(Time required: About 2 minutes)
26-1 26-2 26-3
26-1 26-2 26-3
Disconnect the PK cable. (See procedure 4-1) Open the key cover. With a soft cloth like a blanket placed on the floor, place the CLP-340 on its back board gently.
*
For safety, this work should be done by two persons.
26-4
Remove the eight (8) screws marked [7D] and the screw marked [8C]. The pedal assembly can then be removed. (Fig. 16)
※
26-4
ペダル Ass’ y（所要時間：約 2 分） PK ケーブルを外します。 （4-1 項参照） スライド蓋を開きます。 毛布などの柔かい布を床に敷いて、鍵盤側を上にし て本体を床に置きます。 安全のために、かならず二人で作業をしてください。
[7D] のネジ 8 本と [8C] のネジ 1 本を外して、ペダル Ass’y を外します。 （図 16）
L PEDAL BOX ASSEMBLY (ペダルBox Ass’y) [7D]
[8C]
PEDAL ASSEMBLY (ペダルAss'y)
[7D] [7D]: BIND HEAD TAPPING SCREW-1（TP＃1＋BIND）4.0X14 MFZN2W3 (WE97190R) [8C]: TRUSS HEAD TAPPING SCREW-1（TP＃1＋TRUS）4.0X12 MFZN2B3 (WE96520R) Fig. 16（図 16）
23
CLP-340/CLP-340M/CLP-340C
27. 27-1 27-2 27-3 27-4 27-5
27-6 27-7
PEDAL (SW) Circuit Board, PEDAL VR Circuit Board
27.
(Time required: About 7 minutes)
27-1 27-2 27-3
Disconnect the PK cable. (See procedure 4-1) Remove the pedal assembly. (See procedure 26) Remove the two (2) screws marked [270]. The two (2) actuators can then be removed. (Fig. 17) Remove the screw marked [120B]. The pedal piece L can then be removed. (Fig. 17) Straighten the three (3) bent frame portions marked [A] securing the PEDAL (SW) circuit board using pliers or the like and remove the two (2) screws marked [120C]. Lift the PEDAL (SW) circuit board together with the PEDAL VR circuit board a little and then slide to the right to remove them. (Fig. 17) Remove the two (2) rubber contacts from the PEDAL (SW) circuit board. (Fig. 18) Pull out the VR actuator mounted on the PEDAL VR circuit board and remove the hexagonal nut marked [B] and the washer. The VR holder can then be removed. (Fig. 18) Remove the soldering connecting the PEDAL (SW) circuit board and PEDAL VR circuit board to separate the PEDAL (SW) circuit board from the PEDAL VR circuit board. (Fig. 18)
27-4 27-5
27-6 27-7
PEDAL (SW) シート、PEDAL VR シート （所要時間：約 7 分） PK ケーブルを外します。 （4-1 項参照） ペダル Ass’y を外します。 （26 項参照） [270] のネジ 2 本を外して、アクチュエータを 2 個外し ます。 （図 17） [120B] のネジ 1 本を外して、ペダル本体（L）を外し ます。 （図 17） PEDAL (SW) シートを止めている [A] のフレーム折り 曲げ部 3 箇所をペンチ等で真直ぐに戻し、[120C] の ネジ 2 本を外します。PEDAL (SW) シートと PEDAL VR シートを一緒に少し持ち上げて、右方向にスライド させて外します。 （図 17） PEDAL (SW) シートから接点ゴム 2 個を外します。 （図 18） PEDAL VR シートに取り付けられている VR アクチュ エータを抜き、[B] の六角ナット1 個とワッシャー 1 枚 を外して、可変抵抗取付金具を外します。 （図 18） PEDAL (SW) シートと PEDAL VR シートを取り付け ている半田を取り除いて、それぞれのシートに分けま す。 （図 18）
● PEDAL ASSEMBLY（ペダル Ass’y）
ACTUATOR （アクチュエータ）
PEDAL (SW) [120B] [270]
[270]
[A]
[120C]
WASHER VR ACTUATOR （ワッシャー） （VRアクチュエータ） VR HOLDER RUBBER CONTACT [B] （可変抵抗取付金具） （接点ゴム）
[A]
PEDAL VR [120C]
PEDAL VR PEDAL (SW)
SOLDER（半田） PEDAL PIECE L（ペダル本体(L)） [120B], [120C]: BIND HEAD TAPPING SCREW-B（B タイト＋ BIND） 3.0X8 MFZN2B3 (WE774400) [270]: BIND HEAD TAPPING SCREW-B（B タイト＋ BIND） 3.0X10 MFZN2W3 (WE774200) or BIND HEAD TAPPING SCREW-B（B タイト＋ BIND） 3.0X8 MFZN2B3 (WE774400) Fig. 17（図 17）
24
Fig. 18（図 18）
CLP-340/CLP-340M/CLP-340C
28. *
28-1
28.
Disassembling the Keyboard
※
After inserting a round stick (Rod: TX000670) between the frame and the keys, remove the circuit boards. (Fig. 19)
GH3 EBUS L Circuit Board
28-1
Remove the five (5) screws marked [260A] and the screw marked [262A]. The GH3 EBUS L circuit board can then be removed. (Fig. 20) 28-2
GH3 EBUS M Circuit Board
28-2
Remove the four (4) screws marked [260B], the screw marked [262A] and the screw marked [262B]. The GH3 EBUS M circuit board can then be removed. (Fig. 20) 28-3
GH3 EBUS H Circuit Board
GH3 EBUS L シート [260A] のネジ 5 本と [262A] のネジ 1 本を 外して、 GH3 EBUS L シートを外します。 （図 20）
GH3 EBUS M シート [260B] のネジ 4 本と [262A] のネジ 1 本、[262B] の ネジ 1 本を外して、GH3 EBUS M シートを外します。 （図 20）
28-3
GH3 EBUS H シート [260C] のネジ 5 本と [262B] のネジ 1 本を 外して、 GH3 EBUS H シートを外します。 （図 20）
※
白鍵と黒鍵は、GH3 EBUS L シート、GH3 EBUS M シート、 GH3 EBUS H シートを外さなくても、外すことができます。
Remove the five (5) screws marked [260C] and the screw marked [262B]. The GH3 EBUS H circuit board can then be removed. (Fig. 20) *
GH3 鍵盤の分解 シートをはずす前に、接点ゴムを歪ませないように、フレー ムとハンマーの間に丸棒（ロッド：T X000670）を挿入して おきます。 （図 19）
Keys can be removed without removing the circuit boards.
ROUND STICK（丸棒） (Rod: TX000670) Fig. 19（図 19）
GH3 EBUS H
[260C]
GH3 EBUS M
[262B]
[260B]
GH3 EBUS L
[262A]
[260A]
[260A], [260B], [260C]: BIND HEAD TAPPING SCREW-P（P タイト＋ BIND） 3.0X10 MFZN2W3 (WF00100R) [262A], [262B]: PW HEAD TAPPING SCREW-P（P タイト＋ PWH） 3.0X10-10 MFZN2W3 (WF76550R) Fig. 20（図 20）
25
CLP-340/CLP-340M/CLP-340C
28-4
28-4
Rubber Contact
Remove the GH3 EBUS circuit board for the involved key. The rubber contacts can then be removed. (Photo 9, 10)
RUBBER CONTACT RUBBER CONTACT （接点ゴム） （接点ゴム）
GH3 EBUS H Photo 9（写真 9）
28-5
*
28-6
28-7
接点ゴム 該当する鍵盤の GH3 EBUS シートを外して、接点ゴム を外します。 （写真 9、10）
Photo 10（写真 10）
28-5
In order to release the white key from the stopper, insert a thin plate between the white keys (gap in the direction indicated by the triangle mark, near the fulcrum of the key), press down the stopper marked [C] and move the white key forward. Then the white key being released from the stopper lifts up. (Fig. 21, 22)
白鍵 白鍵をストッパーから外すために、薄い金尺状のもの を鍵盤の間に挿入して（三角マークの示す方向側の 隙：白鍵盤支点付近） 、[C] のストッパーを下げ、白 鍵を前方にずらします。外れると白鍵が浮きます。 （図 21、22）
※
このとき、白鍵を前方にずらしすぎてスプリングを傷めない
Use special care not to move the white key forward so much as to cause damage to the key spring.
28-6
この状態から、白鍵を後方に少しずらし、白鍵を外し ます。 （図 22）
28-7
黒鍵 黒鍵は、両隣の白鍵を外すと、外すことができます。
White key
ように十分注意して作業をしてください。
In this state, move the white key rearward a little. Then the white key can be removed. (Fig. 22) Black key
The black key can be removed after the white keys on either side have been removed.
WHITE KEY（白鍵） THIN METAL PLATE etc （薄い金尺等）
[C]
TRIANGLE MARK （三角マーク）
Fig. 21（図 21）
26
Fig. 22（図 22）
SPRING （スプリング）
CLP-340/CLP-340M/CLP-340C
28-8
Hammer, White Key
After a key has been removed, push a key spring down once to take it out of the hook. (Fig. 23) Place the keyboard assembly upside-down and peel the stopper (L88_W) away. The hammer of the white key can then be removed. (Fig. 24) *
28-8
ハンマー白鍵 白鍵を外して、スプリングを一度下に押し込み、フッ クから取り外します。 （図 23） GH3 鍵盤を裏側にし、ストッパー（L88_W）をはが してハンマー白鍵を外します。 （図 24）
※
ハンマー黒鍵もハンマー白鍵と同じようにして外すことがで きます。
The hammer of the black key can then be removed in the same manner. SPRING （スプリング）
HAMMER, WHITE KEY （白鍵ハンマー） STOPPER (L88_W) （ストッパー）
HOOK （フック）
Fig. 23（図 23）
29. 29-1
Assembling the Keyboard
29.
Hammer, White Key (Hammer, Black Key)
29-1
Place the keyboard assembly upside-down, insert a hammer assembly into the frame, and put the stopper (L88_W) on. (Fig. 25) *
29-2
There are four (4) kinds of hammers that differ in weight.
Spring
Place the keyboard assembly right side up. Fix key springs on the frame by setting one at each slit and pushing down once on each key spring. (Fig. 26) *
Fig. 24（図 24）
Be careful of the direction of the spring. It should be installed with its projecting end facing upward. (Fig. 26-1)
GH3 鍵盤の組立 ハンマー白鍵（ハンマー黒鍵） GH3 鍵盤の裏側より、ハンマー白鍵（黒鍵）をフレー ムに差し込み、ストッパー（L88_W）を取り付けます。 （図 25）
※
重りの違いにより四種類のハンマーがあります。取り付けの 際に気をつけてください。
29-2
スプリング GH3 鍵盤を表側にして、端が二本に分かれているス プリングの先をハンマー白鍵（黒鍵）の切り込みに合 わせて、一度下に押し込んでフレームのフックに取り 付けます。 （図 26）
※
スプリングの向きに注意してください。スプリングは、図 26-1 のように上側が凸になるように取り付けます。
HAMMER, WHITE KEY （白鍵ハンマー） SPRING （スプリング）
STOPPER (L88_W) （ストッパー）
FRAME（フレーム） HOOK（フック） FRAME（フレーム） Fig. 25（図 25）
Fig. 26（図 26）
Up（上側）
Fig. 26-1（図 26-1）
27
CLP-340/CLP-340M/CLP-340C
29-3
29-3
Assembling the White Key (Black Key)
After a key has been fit to part [E] and key guide, make sure that the spring is fixed to the key and then press down part [D] of the key. (Fig. 27)
WHITE KEY（白鍵）
[E]
白鍵（黒鍵）組立 [E] 部とキーガイドに白鍵（黒鍵）をくわえさせ、鍵盤 の支点内側のばね受け部に、スプリングが確実に入っ ていることを確認したら、[D] 部の上を下方向にゆっ くり押し込んで取り付けます。 （図 27） [D]
SPRING KEY GUIDE （スプリング） （キーガイド） Fig. 27（図 27）
29-4
GH3 EBUS L Circuit Board
29-4
GH3 EBUS L シート GH3 EBUS L シートを取り付け、[260A] のネジ 5 本 と [262A] のネジ 1 本を取り付けます。 （図 20）
29-5
GH3 EBUS M シート GH3 EBUS M シートを取り付け、[260B] のネジ 4 本 と [262A] のネジ 1 本、[262B] のネジ 1 本を取り付け ます。 （図 20）
※
GH3 EBUS M シートを取り付ける際は、フレーム裏側にあ るフック位置と基板の△マークが一致していることを確認して ください。 （図 28）
29-6
GH3 EBUS H シート GH3 EBUS H シートを取り付け、[260C] のネジ 5 本 と [262B] のネジ 1 本を取り付けます。 （図 20）
Tighten the five (5) screws marked [260A] and the screw marked [262A] to fix the GH3 EBUS L circuit board. (Fig. 20) 29-5
GH3 EBUS M Circuit Board
Tighten the four (4) screws marked [260B], the screw marked [262A] and the screw marked [262B] to fix the GH3 EBUS M circuit board. (Fig. 20) *
29-6
When installing the circuit boards, set it under hooks to align the triangle marks of the circuit board and projection parts of the frame as shown in figure 28.
GH3 EBUS H Circuit Board
Tighten the five (5) screws marked [260C] and the screw marked [262B] to fix the GH3 EBUS H circuit board. (Fig. 20)
GH3 EBUS M
HOOK（フック）
TRIANGLE MARK（△マーク） Fig. 28（図 28）
28
CLP-340/CLP-340M/CLP-340C
■ LSI PIN DESCRIPTION（LSI 端子機能表） AK4396VF-E2 (X8324A00) DAC (Digital to Analog Converter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 DM9000AEP (X7029A00) LAN CONTROLLER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 MPD6S004S (X4404A01) DC-DC CONVERTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 R8A02032BG (X8810A00) CPU (SWX02) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30/31 T6TJ3XBG-0001 (X8940A00) SWP51L (Tone Generator) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32/33 µPD780031AYGK-N06 (X259920R) E-TKS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
μPD780031AYGK-N06 (X259920R) E-TKS PIN NO. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
NAME
I/O
P50/A8 P51/A9 P52/A10 P53/A11 P54/A12 P55/A13 P56/A14 P57/A15 Vss0 VDD0 P30 P31 P32/SDA0 P33/SCL0 P34 P35 P36 P20/SI30 P21/SO30 P22/SCK30 P23RxD0 P24/TxD0 P25/ASCK0 VDD1 AVss P17/ANI7 P16/ANI6 P15/ANI5 P14/ANI4 P13/ANI3 P12/ANI2 P11/ANI1
I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I I I I I I I
FUNCTION
Port 5 / Higher address bus
Ground Power supply Port 3 Port 3 / Serial data input/output Port 3 / Serial clock input/output Port 3 Port 2 / Serial data input Port 2 / Serial data output Port 2 / Serial clock input/output Port 2 / Serial data input Port 2 / Serial data output Port 2 / Serial clock input/output Power supply Ground
Port 1 / A/D converter analog input
GH3 EBUS H/GH3 EBUS L/GH3 EBUS M: IC001 PIN NO. 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64
NAME
I/O
FUNCTION Port 1 / A/D converter analog input A/D converter reference voltage input Analog power supply System reset input
P10/ANI0 I I AVREF AVDD I RESET XT2 I XT1 IC X2 I X1 Vss1 P00/INTP0 I/O P01/INTP1 I/O P02/INTP2 I/O P03/INTP3/ADTRG I/O P70/TI00/TO0 I/O P71/TI01 I/O P72/TI50/TO50 I/O P73/TI51/TO51 I/O P74/PCL I/O P75/BUZ I/O P64/RD I/O P65/WR I/O P66/WAIT I/O P67/ASTB I/O P40/AD0 I/O P41/AD1 I/O P42/AD2 I/O P43/AD3 I/O P44/AD4 I/O P45/AD5 I/O P46/AD6 I/O A47/AD7 I/O
Subsystem clock oscillation Internally connected Main system clock oscillation Ground Port 0 / External interrupt request input Port 0 / External interrupt request input / Trigger signai input Port 7 / External count clock input / 16-bit timer/event counter 0 output
Port 7 / Capture trigger input Port 7 / External count clock input / 8-bit timer/event counter 50 output Port 7 / External count clock input / 8-bit timer/event counter 51 output
Port 7 / Clock output Port 7 / Buzzer output Port 6 / Strobe signal output for reading Port 6 / Strobe signal output for writing Port 6 / Wait insertion Port 6 / Strobe output
Port 4 / Lower address/data bus
AK4396VF-E2 (X8324A00) DAC (Digital to Analog Converter) PIN NO.
NAME
I/O
FUNCTION
1 2 3 4 5 6 7 8 9 10 11 12 13 14
DVSS DVDD MCLK PDN BICK SDATA LRCK SMUTE/CSN DFS0/CAD0 DEM0/CCLK DEM1/CDTI DIF0 DIF1 DIF2
I I I I I I I I I I I I
Digital ground Digital power supply +3.3 V Master clock input Power-down mode Audio serial data clock Audio serial data input L/R clock Soft mute/Chip select Sampling speed mode select/Chip address 0 De-emphasis enable 0/Control data clock De-emphasis enable 1/Control data input Digital input format
PIN NO.
NAME
I/O
15 TTL I 16 VREFL I VREFH 17 I 18 AVDD 19 AVSS 20 AOUTRO 21 AOUTR+ O 22 AOUTLO 23 AOUTL+ O 24 VCOM O 25 P/S I 26 TST1/DZFL O 27 TST2/CAD1 I 28 ACKS/DZFR I/O
DM: IC308 FUNCTION CMOS/TTL level select Low level voltage reference input High level voltage reference input Analog power supply +5 V Analog ground Rch negative analog output Rch positive analog output Lch negative analog output Lch positive analog output Common voltage output Parallel/serial select Test 1/Lch zero input detect Test 2/Chip address 1 Master clock auto setting mode/Rch zero input detect
29
CLP-340/CLP-340M/CLP-340C
R8A02032BG (X8810A00) CPU (SWX02) PIN OUTER NO. NO. A1 1 A2 2 A3 3 A4 4 A5 5 A6 6 A7 7 A8 8 A9 9 10 A10 11 A11 12 A12 13 A13 14 A14 15 A15 16 A16 17 A17 18 A18 19 A19 20 A20 B1 21 B2 22 B3 23 B4 24 B5 25 B6 26 B7 27 B8 28 B9 29 30 B10 31 B11 32 B12 33 B13 34 B14 35 B15 36 B16 37 B17 38 B18 39 B19 40 B20 C1 41 C2 42 C3 43 C4 44 C5 45 C6 46 C7 47 C8 48 C9 49 50 C10 51 C11 52 C12 53 C13 54 C14 55 C15 56 C16 57 C17 58 C18 59 C19 60 C20 D1 61 D2 62 D3 63 D4 64 D5 65 D6 66 D7 67 D8 68 D9 69 70 D10 71 D11 72 D12 73 D13 74 D14 75 D15 76 D16 77 D17 78 D18 79 D19
30
NAME
I/O
VSS AN2 AN1 VSS RxD1 SCK1 UCLK VSS FUNC_DM VSS HOST_DM POWER_ENB XTAL EXTAL VSS CS7N/PJ6 TRSTN TDI TCK VCCQ MD15 VSS AN3 AN0 VSS TxD1 TxD0 VSS FUNC_DP VSS HOST_DP SCL VSS VSS CS4N/PJ3 TIOC0A/PJ7 TESTN TMS VCCQ VCCQ MD13 MD14 VSS VREFADC VSSADC VSS RxD0 VSS VBUS VSS OVER_CURRENT_N SDA CS0N CS2N/PJ1 CS5N/PJ4 ASEMDN TDO VCCQ VDDPLL VDDPLL MD10 MD11 MD12 VSS VCCADC VSS RESN VCCQ PULLUP_ENB VCCQ UCTL EICN CS1N/PJ0 CS3N/PJ2 CS6N/PJ5 ASEBRKAKN VCCQ VCCQ VSSPLL
I I I I I I/O I/O O O I O I I I I/O I I O O I/O I/O I/O O O I I I/O I/O I I I I/O O O O I O I/O I/O I/O I O I O O O O I/O -
FUNCTION Ground ADC analog input 2 ADC analog input 1 Ground Serial input 1 External sync. clock input 1 USB external clock input (48 MHz) Ground USB function data Ground USB host data USB voltage enable Crystal oscillator output Crystal oscillator input (16.9344 MHz) Ground SH2A-CPU chip select 7 JTAG test reset input JTAG test data input JTAG test clock input Power supply +3.3 V Wave memory data bus 15 Ground ADC analog input 3 ADC analog input 0 Ground Serial output 1 Serial output 0 Ground USB function data + Ground USB host data + E bus (I2C) clock input/output (5V compatible) Ground SH2A-CPU chip select 4 PWM output Test input JTAG test mode select input Power supply +3.3 V Wave memory data bus 13 Wave memory data bus 14 Ground ADC reference power supply +3.3 V ADC analog ground Ground Serial input 0 Ground USB cable connection monitor (5V compatible) Ground USB overcurrent detection (5V compatible) E bus (I2C) data input/output (5V compatible) SH2A-CPU chip select 0 SH2A-CPU chip select 2 SH2A-CPU chip select 5 Debug mode configuration JTAG test data output Power supply +3.3 V PLL analog power supply +1.2 V Wave memory data bus 10 Wave memory data bus 11 Wave memory data bus 12 Ground ADC analog power supply +3.3 V Ground Hardware reset Power supply +3.3 V USB pull-up enable Power supply +3.3 V USB output control E bus reset output SH2A-CPU chip select 1 SH2A-CPU chip select 3 SH2A-CPU chip select 6 Emulator break Power supply +3.3 V PLL analog ground
DM: IC1 PIN OUTER NAME NO. NO. 80 D20 VSSPLL 81 MD6 E1 82 MD7 E2 83 MD8 E3 84 MD9 E4 85 VDD E5 86 VDD E6 87 VSS E7 88 VCCQ E8 89 VSS E9 90 E10 VCCQ 91 E11 VCCQ 92 E12 VSS 93 E13 VCCQ 94 E14 VSS 95 E15 VDD 96 E16 VDD 97 E17 D31/PF7 98 E18 D30/PF6 99 E19 D29/PF5 100 E20 D28/PF4 101 MD2 F1 102 MD3 F2 103 MD4 F3 104 MD5 F4 105 VDD F5 106 F16 VDD 107 F17 D27/PF3 108 F18 D26/PF2 109 F19 D25/PF1 110 F20 D24/PF0 111 MA2 G1 112 MA1 G2 113 MD0 G3 114 MD1 G4 115 VSS G5 116 G16 VSS 117 G17 D23/PE7 118 G18 D22/PE6 119 G19 D21/PE5 120 G20 D20/PE4 121 MA6 H1 122 MA5 H2 123 MA4 H3 124 MA3 H4 125 VCCQ H5 126 H16 VCCQ 127 H17 D19/PE3 128 H18 D18/PE2 129 H19 VCCQ 130 H20 VCCQ 131 MA10 J1 132 MA9 J2 133 MA8 J3 134 MA7 J4 135 VSS J5 136 VSS J9 137 J10 VSS 138 J11 VSS 139 J12 VSS 140 J16 VSS 141 J17 D17/PE1 142 J18 D16/PE0 143 J19 CKOEN 144 J20 CKIO 145 MA14 K1 146 MA13 K2 147 MA12 K3 148 MA11 K4 149 VDD K5 150 VSS K9 151 K10 VSS 152 K11 VSS 153 K12 VSS 154 K16 VDD 155 K17 CKE 156 K18 D15 157 K19 VSS 158 K20 VSS
I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O O O I/O I/O I/O I/O I/O I/O O O O O I/O I/O O O O O I/O I/O I O O O O O O I/O -
FUNCTION PLL analog ground Wave memory data bus 6 Wave memory data bus 7 Wave memory data bus 8 Wave memory data bus 9 Power supply +1.2 V Ground Power supply +3.3 V Ground Power supply +3.3 V Ground Power supply +3.3 V Ground Power supply +1.2 V SH2A-CPU data bus 31 SH2A-CPU data bus 30 SH2A-CPU data bus 29 SH2A-CPU data bus 28 Wave memory data bus 2 Wave memory data bus 3 Wave memory data bus 4 Wave memory data bus 5 Power supply +1.2 V SH2A-CPU data bus 27 SH2A-CPU data bus 26 SH2A-CPU data bus 25 SH2A-CPU data bus 24 Wave memory address bus 2 Wave memory address bus 1 Wave memory data bus 0 Wave memory data bus 1 Ground SH2A-CPU data bus 23 SH2A-CPU data bus 22 SH2A-CPU data bus 21 SH2A-CPU data bus 20 Wave memory address bus 6 Wave memory address bus 5 Wave memory address bus 4 Wave memory address bus 3 Power supply +3.3 V SH2A-CPU data bus 19 SH2A-CPU data bus 18 Power supply +3.3 V Wave memory address bus 10 Wave memory address bus 9 Wave memory address bus 8 Wave memory address bus 7
Ground
SH2A-CPU data bus 17 SH2A-CPU data bus 16 Clock output control for SDRAM Clock output for SDRAM Wave memory address bus 14 Wave memory address bus 13 Wave memory address bus 12 Wave memory address bus 11 Power supply +1.2 V Ground Power supply +1.2 V Clock enable for SDRAM SH2A-CPU data bus 15 Ground
CLP-340/CLP-340M/CLP-340C
PIN OUTER NO. NO. L1 159 L2 160 L3 161 L4 162 L5 163 L9 164 165 L10 166 L11 167 L12 168 L16 169 L17 170 L18 171 L19 172 L20 M1 173 M2 174 M3 175 M4 176 M5 177 M9 178 179 M10 180 M11 181 M12 182 M16 183 M17 184 M18 185 M19 186 M20 N1 187 N2 188 N3 189 N4 190 N5 191 192 N16 193 N17 194 N18 195 N19 196 N20 P1 197 P2 198 P3 199 P4 200 P5 201 202 P16 203 P17 204 P18 205 P19 206 P20 R1 207 R2 208 R3 209 R4 210 R5 211 212 R16 213 R17 214 R18 215 R19 216 R20 T1 217 T2 218 T3 219 T4 220 T5 221 T6 222 T7 223 T8 224 T9 225 226 T10 227 T11 228 T12 229 T13 230 T14 231 T15 232 T16 233 T17 234 T18 235 T19 236 T20 U1 237
NAME
I/O
FUNCTION
MA15 MA16 MA17 MA18 VDD VSS VSS VSS VSS VDD D11 D12 D13 D14 MA19 MA20 MA21 MA22 VSS VSS VSS VSS VSS VSS D7 D8 D9 D10 MA23/PG4 MA24/PG5 MA25/PG6 MA26/PG7 VCCQ VCCQ D3 D4 D5 D6 MCS3N/PG3 MCS2N/PG2 MCS1N/PG1 MWRN/PG0 VSS VSS RD/WRN D0 D1 D2 MCS0N MRDN BTCHG PA0 VDD VDD WE3N/DQMUU/PH3 RASLN CASLN RDN PA1 PA2 PA3 PA4 VDD VDD VSS VCCQ VSS VCCQ VCCQ VSS VCCQ VSS VDD VDD A0/PH4 WE0N/DQMLL/PH0 WE1N/DQMLU/PH1 WE2N/DQMUL/PH2 PA5
O O O O I/O I/O I/O I/O O O O O I/O I/O I/O I/O O O O O I/O I/O I/O I/O O O O O O I/O I/O I/O O O I I/O O O O O I/O I/O I/O I/O O O O O I/O
Wave memory address bus 15 Wave memory address bus 16 Wave memory address bus 17 Wave memory address bus 18 Power supply +1.2 V Ground Power supply +1.2 V SH2A-CPU data bus 11 SH2A-CPU data bus 12 SH2A-CPU data bus 13 SH2A-CPU data bus 14 Wave memory address bus 19 Wave memory address bus 20 Wave memory address bus 21 Wave memory address bus 22
Ground
SH2A-CPU data bus 7 SH2A-CPU data bus 8 SH2A-CPU data bus 9 SH2A-CPU data bus 10 Wave memory address bus 23 Wave memory address bus 24 Wave memory address bus 25 Wave memory address bus 26 Power supply +3.3 V SH2A-CPU data bus 3 SH2A-CPU data bus 4 SH2A-CPU data bus 5 SH2A-CPU data bus 6 Wave memory chip select 3 Wave memory chip select 2 Wave memory chip select 1 Wave memory write enable Ground SH2A-CPU read/write enable SH2A-CPU data bus 0 SH2A-CPU data bus 1 SH2A-CPU data bus 2 Wave memory chip select 0 Wave memory read enable BOOT ROM switching control Parallel port A0 Power supply +1.2 V Writing byte of D31 - D24/Selecting D31 - D24 in case of SDRAM RAS output for SDRAM CAS output for SDRAM SH2A-CPU read enable Parallel port A1 Parallel port A2 Parallel port A3 Parallel port A4 Power supply +1.2 V Ground Power supply +3.3 V Ground Power supply +3.3 V Ground Power supply +3.3 V Ground Power supply +1.2 V SH2A-CPU address bus 0 Writing byte of D7 - D0/Selecting D7 - D0 in case of SDRAM Writing byte of D15 - D8/Selecting D15 - D8 in case of SDRAM Writing byte of D23 - D16/Selecting D23 - D16 in case of SDRAM Parallel port A5
PIN OUTER NO. NO. 238 U2 239 U3 240 U4 241 U5 242 U6 243 U7 244 U8 245 U9 246 U10 247 U11 248 U12 249 U13 250 U14 251 U15 252 U16 253 U17 254 U18 255 U19 256 U20 257 V1 258 V2 259 V3 260 V4 261 V5 262 V6 263 V7 264 V8 265 V9 266 V10 267 V11 268 V12 269 V13 270 V14 271 V15 272 V16 273 V17 274 V18 275 V19 276 V20 277 W1 278 W2 279 W3 280 W4 281 W5 282 W6 283 W7 284 W8 285 W9 286 W10 287 W11 288 W12 289 W13 290 W14 291 W15 292 W16 293 W17 294 W18 295 W19 296 W20 297 Y1 298 Y2 299 Y3 300 Y4 301 Y5 302 Y6 303 Y7 304 Y8 305 Y9 306 Y10 307 Y11 308 Y12 309 Y13 310 Y14 311 Y15 312 Y16 313 Y17 314 Y18 315 Y19 316 Y20
NAME
I/O
PA6 PA7 VCCQ ED1/PC1 ED5/PC5 ED9/PD1 ED13/PD5 EA2/PK1 ECSN BCLK IRQ0 A25 A21 A17 A13 VCCQ A3 A2 A1 PB0 PB1 VCCQ PB6 ED2/PC2 ED6/PC6 ED10/PD2 ED14/PD6 EA3/PK2 SDI0/PK5 WCLK2/SDO2 IRQ1 BW_MD0 A22/PH5 A18 A14 A10 VCCQ A5 A4 PB2 VCCQ PB4 PB7 ED3/PC3 ED7/PC7 ED11/PD3 ED15/PD7 ERDN/PK3 SDI1/PK6 WCLK SYSCLK2 WAITN/PK7 A23/PH6 A19 A15 A11 A8 VCCQ A6 VCCQ PB3 PB5 ED0/PC0 ED4/PC4 ED8/PD0 ED12/PD4 EA1/PK0 EWRN/PK4 SDO0 SDO1 SYSCLK SYI A24/PH7 A20 A16 A12 A9 A7 VCCQ
I/O I/O I/O I/O I/O I/O I I O I O O O O O O O I/O I/O I/O I/O I/O I/O I/O I I O I I O O O O O O I/O I/O I/O I/O I/O I/O I/O I I O O I O O O O O O I/O I/O I/O I/O I/O I/O I I O O O I O O O O O O -
FUNCTION Parallel port A6 Parallel port A7 Power supply +3.3 V External CPU data bus 1 External CPU data bus 5 External CPU data bus 9 External CPU data bus 13 External CPU address bus 2 External CPU chip select Bit clock output Interrupt input 0 SH2A-CPU address bus 25 SH2A-CPU address bus 21 SH2A-CPU address bus 17 SH2A-CPU address bus 13 Power supply +3.3 V SH2A-CPU address bus 3 SH2A-CPU address bus 2 SH2A-CPU address bus 1 Parallel port B0 Parallel port B1 Power supply +3.3 V Parallel port B6 External CPU data bus 2 External CPU data bus 6 External CPU data bus 10 External CPU data bus 14 External CPU address bus 3 Serial audio input 0 Word clock output 2/Serial audio output 2 Interrupt input 1 SH2A-CPU data bus width configuration SH2A-CPU address bus 22 SH2A-CPU address bus 18 SH2A-CPU address bus 14 SH2A-CPU address bus 10 Power supply +3.3 V SH2A-CPU address bus 5 SH2A-CPU address bus 4 Parallel port B2 Power supply +3.3 V Parallel port B4 Parallel port B7 External CPU data bus 3 External CPU data bus 7 External CPU data bus 11 External CPU data bus 15 External CPU read enable Serial audio input 1 Word clock output Clock output 2 External wait input SH2A-CPU address bus 23 SH2A-CPU address bus 19 SH2A-CPU address bus 15 SH2A-CPU address bus 11 SH2A-CPU address bus 8 Power supply +3.3 V SH2A-CPU address bus 6 Power supply +3.3 V Parallel port B3 Parallel port B5 External CPU data bus 0 External CPU data bus 4 External CPU data bus 8 External CPU data bus 12 External CPU address bus 1 External CPU write enable Serial audio output 0 Serial audio output 1 Clock output Sync. input from external device SH2A-CPU address bus 24 SH2A-CPU address bus 20 SH2A-CPU address bus 16 SH2A-CPU address bus 12 SH2A-CPU address bus 9 SH2A-CPU address bus 7 Power supply +3.3 V
31
CLP-340/CLP-340M/CLP-340C
T6TJ3XBG-0001 (X8940A00) SWP51L (Tone Generator) PIN OUTER NO. NO. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97
32
A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21 A22 A23 A24 A25 A26 B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 B12 B13 B14 B15 B16 B17 B18 B19 B20 B21 B22 B23 B24 B25 B26 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 C13 C14 C15 C16 C17 C18 C19 C20 C21 C22 C23 C24 C25 C26 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 D16 D17 D18 D19
NAME
I/O
VSS VSS HRD2 HRD0 HRD9 HRD11 HRD13 HRD15 RA1 RA3 RA5 RA7 RA9 RCLK RRAS RWEN LRD8 LRD10 LRD12 LRD14 LRD7 LRD5 LRD3 LRD1 VSS VSS VSS VSS HRD3 HRD1 HRD8 HRD10 HRD12 HRD14 RA0 RA2 RA4 RA6 RA8 RCLKE RCAS RQML LRD9 LRD11 LRD13 LRD15 LRD6 LRD4 LRD2 LRD0 VSS VSS HRD5 HRD4 VSS ADAT13 ADAT12 ADAT11 ADAT10 ADAT9 ADAT8 ADAT7 RA10 RA11 RA12 RA13 RQMH RCLKIN ADAT6 ADAT5 ADAT4 ADAT3 ADAT2 ADAT1 ADAT0 VSS VSS CD15 HRD7 HRD6 ADAT14 VSS VSS VDDS VDDS VDDS VDDS VDDS VDDS VDDS VDDS VDDC VDDC VDDC VDDC VDDC VDDC
I/O I/O I/O I/O I/O I/O O O O O O O O O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O O O O O O O O O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O O O O O O I I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O -
FUNCTION
PIN OUTER NO. NO.
98 99 100 101 102 DRAM data bus 103 104 105 106 107 108 DRAM address bus 109 110 111 SDRAM clock signal DRAM row address strobe (RAS signal) 112 113 DRAM write enable 114 115 116 117 DRAM data bus (Lower data) 118 119 120 121 122 123 Ground 124 125 126 127 128 DRAM data bus 129 130 131 132 133 DRAM address bus 134 135 136 SDRAM clock enable 137 DRAM column address strobe (CAS signal) 138 139 MASK signal (SDRAM) 140 141 142 143 DRAM data bus (Lower data) 144 145 146 147 148 Ground 149 150 DRAM data bus 151 152 Ground 153 154 155 156 Data bus (ABUS) 157 158 159 160 161 DRAM address bus 162 163 164 MASK signal (SDRAM) 165 SDRAM, DRAM clock input 166 167 168 169 Data bus (ABUS) 170 171 172 173 Ground 174 175 Data bus of internal register 176 DRAM data bus 177 178 Data bus (ABUS) 179 Ground 180 181 182 183 184 Power supply +3.3 V 185 186 187 188 189 190 191 Power supply +1.5 V 192 193 194 Ground
D20 D21 D22 D23 D24 D25 D26 E1 E2 E3 E4 E23 E24 E25 E26 F1 F2 F3 F4 F23 F24 F25 F26 G1 G2 G3 G4 G23 G24 G25 G26 H1 H2 H3 H4 H23 H24 H25 H26 J1 J2 J3 J4 J23 J24 J25 J26 K1 K2 K3 K4 K23 K24 K25 K26 L1 L2 L3 L4 L11 L12 L13 L14 L15 L16 L23 L24 L25 L26 M1 M2 M3 M4 M11 M12 M13 M14 M15 M16 M23 M24 M25 M26 N1 N2 N3 N4 N11 N12 N13 N14 N15 N16 N23 N24 N25 N26
DM: IC300
NAME
I/O
VDDC VDDC VSS VSS CD14 CD13 CD12 ACLK ADIR ADAT15 VSS VSS CD11 CD10 CD9 MELI7 DITo AFRM VDDC VDDS CD8 CD7 CD6 MELI4 MELI5 MELI6 VDDC VDDS CD5 CD4 CD3 MELI1 MELI2 MELI3 VDDC VDDS CD2 CD1 CD0 BCLK ADLR MELI0 VDDC VDDS CA0 CA1 CA2 WCLK0 CK512 CK128 VDDC VDDS CA3 CA4 CA5 MELO6 MELO7 WCLK1 VDDC VSS VSS VSS VSS VSS VSS VDDS CA6 CA7 CA8 MELO3 MELO4 MELO5 VDDC VSS VSS VSS VSS VSS VSS VDDS CA9 CA10 CA11 MELO0 MELO1 MELO2 VDDC VSS VSS VSS VSS VSS VSS PLL_AVS CA12 CA13 CA14
I/O I/O I/O I/O O I/O I/O I/O I/O I O I/O I/O I/O I/O I I I I/O I/O I/O I I I I/O I/O I/O O O I I I I O O O I I I O O O I I I O O O I I I O O O I I I
FUNCTION Power supply +1.5 V Ground Data bus of internal register Clock signal (ABUS) Direction signal (ABUS) Data bus (ABUS) Ground Data bus of internal register MEL wave data input Digital audio output Frame signal (ABUS) Power supply +1.5 V Power supply +3.3 V Data bus of internal register MEL wave data input Power supply +1.5 V Power supply +3.3 V Data bus of internal register MEL wave data input Power supply +1.5 V Power supply +3.3 V Data bus of internal register Master clock (64 Fs) For ADC word clock MEL wave data input Power supply +1.5 V Power supply +3.3 V Address bus of internal register For DAC word clock Master clock (512 Fs) Master clock (256 Fs) Power supply +1.5 V Power supply +3.3 V Address bus of internal register MEL wave data output For DAC word clock Power supply +1.5 V
Ground
Power supply +3.3 V Address bus of internal register MEL wave data output Power supply +1.5 V
Ground
Power supply +3.3 V Address bus of internal register MEL wave data output Power supply +1.5 V
Ground
Analog ground (PLL) Address bus of internal register
CLP-340/CLP-340M/CLP-340C
PIN OUTER NO. NO. 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291
NAME
LMD11 P1 LMD4 P2 LMD3 P3 VDDS P4 VSS P11 VSS P12 VSS P13 VSS P14 VSS P15 VSS P16 PLL_AVD P23 CA15 P24 XI P25 XO P26 LMD12 R1 LMD10 R2 LMD5 R3 VDDS R4 VSS R11 VSS R12 VSS R13 VSS R14 VSS R15 VSS R16 VDDC R23 R24 PLL_TSTN RFCLKi R25 RFCLKo R26 LMD2 T1 LMD13 T2 LMD6 T3 VDDS T4 VSS T11 VSS T12 VSS T13 VSS T14 VSS T15 VSS T16 VDDC T23 CSN1 T24 CSN0 T25 PLL_BP T26 LMD9 U1 LMD14 U2 LMD1 U3 VDDS U4 VDDC U23 TRST U24 RDN U25 WRN U26 LMD7 V1 LMD8 V2 LMD15 V3 VDDS V4 VDDC V23 TCK V24 DREQo V25 WAITo V26 LMD0 W1 LMA30 W2 LMA29 W3 VDDS W4 VDDC W23 TMS W24 SLAVE W25 IRQo W26 LMA28 Y1 LMA27 Y2 LMA26 Y3 VDDS Y4 VDDC Y23 TDI Y24 Y25 KONTRGi ICN Y26 LMA25 AA1 LMA0 AA2 LMA24 AA3 VDDS AA4 VDDC AA23 TDO AA24 EIRQ AA25 AA26 KONTRGo LMA22 AB1 LMA23 AB2 LMA21 AB3 VSS AB4 VSS AB23 TMODE AB24 ESDA AB25 EICN AB26 LMA1 AC1 LMA20 AC2 LMA2 AC3 VSS AC4 VSS AC5 AC6 VDDC AC7 VDDC
I/O I/O I/O I/O I I O I/O I/O I/O I I O I/O I/O I/O I I I I/O I/O I/O I I I I/O I/O I/O I O O I/O O O I I O O O O I I I O O O O O O O O O I I/O O O O O -
FUNCTION Wave memory data bus (Lower 16 bit) Power supply +3.3 V
Ground
Analog power supply +1.5 V (PLL) Address bus of internal register Crystal oscillator input Crystal oscillator output Wave memory data bus (Lower 16 bit) Power supply +3.3 V
Ground
Power supply +1.5 V Test pin PLL Clock Wave memory data bus (Lower 16 bit) Power supply +3.3 V
Ground
Power supply +1.5 V Chip select Test pin Wave memory data bus (Lower 16 bit) Power supply +3.3 V Power supply +1.5 V Test pin Read strobe Write strobe Wave memory data bus (Lower 16 bit) Power supply +3.3 V Power supply +1.5 V Test pin DMA request Hardware wait request Wave memory data bus (Lower 16 bit) Wave memory address bus (Lower data memory) Power supply +3.3 V Power supply +1.5 V Test pin Master/Slave select Interrupt request Wave memory address bus (Lower data memory)
Power supply +3.3 V Power supply +1.5 V Test pin Key on data Initial clear Wave memory address bus (Lower data memory)
Power supply +3.3 V Power supply +1.5 V Test pin E bus interrupt request Key on data Wave memory address bus (Lower data memory)
Ground Test pin E bus data E bus initial clear Wave memory address bus (Lower data memory)
Ground Power supply +1.5 V
PIN OUTER NO. NO. 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359 360 361 362 363 364 365 366 367 368 369 370 371 372 373 374 375 376 377 378 379 380 381 382 383 384 385 386 387 388
AC8 AC9 AC10 AC11 AC12 AC13 AC14 AC15 AC16 AC17 AC18 AC19 AC20 AC21 AC22 AC23 AC24 AC25 AC26 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15 AD16 AD17 AD18 AD19 AD20 AD21 AD22 AD23 AD24 AD25 AD26 AE1 AE2 AE3 AE4 AE5 AE6 AE7 AE8 AE9 AE10 AE11 AE12 AE13 AE14 AE15 AE16 AE17 AE18 AE19 AE20 AE21 AE22 AE23 AE24 AE25 AE26 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 AF14 AF15 AF16 AF17 AF18 AF19 AF20 AF21 AF22 AF23 AF24 AF25 AF26
NAME
I/O
VDDC VDDC VDDC VDDC VDDC VDDC VDDS VDDS VDDS VDDS VDDS VDDS VDDS VDDS VSS VSS TEST1 SYI ESCL LMA19 LMA3 VSS LMA17 LMA6 LMA8 LMA13 LMA11 HMD11 HMD12 HMD2 HMD9 HMD7 HMA29 HMA26 HMA24 HMA21 HMA2 HMA18 HMA5 HMA7 HMA14 HMA10 VSS VSS SYO VSS VSS LMA18 LMA5 LMA7 LMA14 LMA10 MWEN HMD4 HMD10 HMD13 HMD14 HMD8 HMA30 HMA27 HMA0 HMA23 HMA20 HMA3 HMA17 HMA6 HMA8 HMA13 HMA11 VSS VSS VSS VSS LMA4 LMA16 LMA15 LMA9 LMA12 MOEN HMD3 HMD5 HMD6 HMD1 HMD15 HMD0 HMA28 HMA25 HMA22 HMA1 HMA19 HMA4 HMA16 HMA15 HMA9 HMA12 VSS VSS
I I I/O O O O O O O O I/O I/O I/O I/O I/O O O O O O O O O O O O O O O O O O I/O I/O I/O I/O I/O O O O O O O O O O O O O O O O O O I/O I/O I/O I/O I/O I/O O O O O O O O O O O -
FUNCTION
Power supply +1.5 V
Power supply +3.3 V
Ground Test pin Synchronous clock E bus clock Wave memory address bus (Lower data memory)
Ground Wave memory address bus (Lower data memory)
Wave memory data bus (Upper data memory)
Wave memory address bus (Upper data memory)
Ground Synchronous clock Ground
Wave memory address bus (Lower data memory)
Wave memory write enable Wave memory data bus (Upper data memory)
Wave memory address bus (Upper data memory)
Ground
Wave memory address bus (Lower data memory)
Wave memory output enable
Wave memory data bus (Upper data memory)
Wave memory address bus (Upper data memory)
Ground
33
CLP-340/CLP-340M/CLP-340C
DM9000AEP (X7029A00) LAN CONTROLLER PIN NO.
NAME
I/O
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24
BGRES RXVDD25 RX+ RXRXGND TXGND TX+ TXTXVDD25 SD7 SD6 SD5 SD4 SD3 GND SD2 SD1 SD0 EEDIO EECK EECS SD15 VDD SD14
I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O O O I/O I/O
FUNCTION Bandgap pin Power output +2.5 V TP RX input RX ground TX ground TP TX output Power output +2.5 V Processor data bus Digital ground Processor data bus IO data to EEPROM Clock to EEPROM Chip select to EEPROM Processor data bus Digital power supply +3.3 V Processor data bus
DM: IC500
PIN NO.
NAME
I/O
25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48
SD13 SD12 SD11 SD10 SD9 VDD SD8 CMD GND INT IOR IOW CS LED2 LED1 PWRST TEST VDD X2 X1 GND SD RXGND BGGND
I/O I/O I/O I/O I/O I/O I O I I I O O I I O I I -
FUNCTION
Processor data bus Digital power supply +3.3 V Processor data bus Command type Digital ground Interrupt request Processor read command Processor write command Chip select Link/Active LED Speed LED Power on reset Operation mode Digital power supply +3.3 V Crystal 25 MHz out Crystal 25 MHz in Digital ground Fiber-optic signal detect RX ground Bandgap ground
MPD6S004S (X4404A01) DC-DC CONVERTER PIN NO. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
34
NAME
I/O
VIN VIN VIN GND GND GND GND VOUT33 VOUT33 VOUT33 VOUT33 VOUT33 No. pin GND GND GND
I I I O O O O O -
FUNCTION Input voltage
Ground
Output voltage +3.3V
Ground
PIN NO. 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
MA80S: IC007 NAME
I/O
GND GND GND VOUT5 VOUT5 VOUT5 VOUT5 VOUT5 GND GND GND GND VIN VIN VIN
O O O O O I I I
FUNCTION Ground
Output voltage +5V
Ground
Input voltage
CLP-340/CLP-340M/CLP-340C
■ IC BLOCK DIAGRAM（IC ブロック図） HD74LV21ATELL (X0010A0R) SN74LV21APWR (X2377A0R) Dual 4 Input AND DM: IC16
TC74VHC126FT (X2891B00) HD74LV126ATELL (X3123A0R) SN74LV126APWR (X3865A0R) Bus Buffer DM: IC9, 15
1A
1
14
Vcc
1B
2
13
2D
NC
3
12
2C
1C
4
1D
11
5
1Y
10
6
GND
9
7
8
1G
1
14
Vcc
1A
2
13
4G
2Y
3
12
4A
SN74AHCT245PWR (X2709A0R) SN74LV245APWR (X3693A0R) TC74VHCT245AFT (XT744B0R) HD74LV245ATELL (XW744A0R) Octal 3-State Bus Transceiver DM: IC6, 10 DM: IC12–14, 17, 18 D1R A1
NC
2G
2B
2A
2A
2Y
2Y
GND
4
11
5
10
6
9
7
8
DM: IC4, 21, 311 DM: IC22 1A
1
8
3Y
2
7
2A
3
6
4
5
GND
3A
18
Vcc G
A2
3
A3
4
17
A4
5
16
A5
6
15
B4
A6
7
14
B5
A7
8
13
B6
A8
9
12
B7
10
11
B8
3G 3A
B1 B2 B3
3Y
NE5532DR (X5482A00) Dual Operational Amplifier
AJACK: IC1, 2 DM: IC305
DM: IC305
Inverting Input A Non-Inverting Input A
1Y
19
BA4560RF-E2 (X6897A00) Dual Operational Amplifier
Output A
Vcc
20
2
4Y
GND
TC7W14FU (XN883A0R) TC7WH14FU (XY806A0R) Triple lnverter
1
-DC Voltage Supply
1
+V
2
-
3 4
8 7
+ +
-
-V
6 5
2Y
+DC Voltage Supply
Output A
Output B Inverting Input B Non-Inverting Input B
Inverting Input A Non-Inverting Input A Ground
1 2 3
+V
-
+ +
4
-
8
+DC Voltage Supply
7
Output B
6 5
Inverting Input B Non-Inverting Input B
BD6516F-E2 (X7950A00) High Side Switch
LA6517M-TRM-E (XT131A0R) Dual Power Operational Amplifier
DM: IC11
AJACK: IC3
CTALA
1
8
OUTA
FLAGA
2
7
VDD CTALA 1
FLAGB CTALB
3
6 5
4
GND
Over Current Detector
Control Logic
Charge Pump
NC
1
NC
2
OUT 1
3
VCC
4
OUT 2
5
16 NC 15 NC Amp1
14 INPUT -1
OUTB 7 VDD
FLAGA 2
Pin No. Pin Name
8 OUTA
Thermal Shutdown
Pin Function
1 4
CTRLA CTRLB
Control input
2 3
FLAGA FLAGB
Error flag output
5 8
OUTB OUTA
Switch output
6
GND
Ground
7
VDD
Switch input
Oscillator
CTALB 4
13 INPUT +1 12 INPUT +2
Amp2
6 GND
FLAGB 3
Over Current Detector
Thermal Shut Doun and Current Limiter
Control Logic
Charge Pump
VEE
6
11 INPUT -2
NC
7
10 NC
NC
8
9
NC
5 OUTB
35
CLP-340/CLP-340M/CLP-340C
■ CIRCUIT BOARDS（シート基板図） AJACK (X9185C0) . . . . . . . . . . . . . . . . . . . . . . . . .37 DJACK (X9303B0) . . . . . . . . . . . . . . . . . . . . . . . . .36 DM (X9059D0) . . . . . . . . . . . . . . . . . . . . . . . . . 38/39 FU80 (X9603B0). . . . . . . . . . . . . . . . . . . . . . . . . . .52 GH3 EBUS H (X2179D0) . . . . . . . . . . . . . . . . . 50/51 GH3 EBUS L (X2177D0) . . . . . . . . . . . . . . . . . 46/47 GH3 EBUS M (X2178E0) . . . . . . . . . . . . . . . . . 48/49 HP (X2242B0) . . . . . . . . . . . . . . . . . . . . . . . . . . . .44 MA80S (X4384E0) . . . . . . . . . . . . . . . . . . . . . . 40/41
MV (X595C0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44 NET1 (XT123B0) . . . . . . . . . . . . . . . . . . . . . . . . . .44 PEDAL (SW) (XR780C0) . . . . . . . . . . . . . . . . . . . .45 PEDAL VR (XR780C0). . . . . . . . . . . . . . . . . . . . . .45 PJK (X5143A0) . . . . . . . . . . . . . . . . . . . . . . . . . . .45 PL (XR898A0) . . . . . . . . . . . . . . . . . . . . . . . . . . . .44 PNL (X5955E0) . . . . . . . . . . . . . . . . . . . . . . . . . . .42 PNR (X5956C0) . . . . . . . . . . . . . . . . . . . . . . . . . . .43 SW (X6118D0) . . . . . . . . . . . . . . . . . . . . . . . . . . . .44
Note: See parts list for details of circuit board component parts. 注: シートの部品詳細はパーツリストをご参照ください。
●
DJACK Circuit Board not installed to SW-CN1
TO DEVICE not installed
USB
to DM-CN2
TO HOST
to DM-CN9
IN
OUT
MIDI
THRU not installed Component side（部品側）
Pattern side（パターン側）
36
2NA-WM30310
CLP-340/CLP-340M/CLP-340C
●
AJACK Circuit Board
to MV-CN401
to MA80S-CN8 to MA80S-CN6
to DM-CN13
to DM-CN15
to HP-CN1
L/L+R
R AUX IN
L/L+R R AUX OUT
LAN Component side（部品側）
Pattern side（パターン側）
2NA-WM18300
1
37
CLP-340/CLP-340M/CLP-340C
●
DM Circuit Board s$)03WITCH SW1 ON: CLP-340
SW3 (OFF: CLP-370)
OFF: English
to PNL-CN201
not installed
not installed
to PNL-CN101
to PJK-CN1
to MA80S-CN4
to DJACK-CN2
to AJACK-CN1
to SW-CN1
not installed
to MA80S-CN3
ON: Japanese
to AJACK-CN7
to DJACK-CN4
to GH3 EBUS M-CN2 to PNL-CN301 Component side（部品側）
This number is the MAC Address written on the DM circuit board. If the DM circuit board is replaced, the MAC address will be changed. (Attached in the dotted frame.) （この番号は、DMシートに書き込まれているMACアドレスです。DMシートを交換するとMACアドレスが変わ ります。 （点線内に貼付されています。））
38
2NA-WN13290
CLP-340/CLP-340M/CLP-340C
●
DM Circuit Board
Pattern side（パターン側）
2NA-WN13290
39
to AJACK-CN3
to AJACK-CN6
40 NOTE : The symbol (
to DM-CN10
N.C
not installed ) shows Slow operating fuse.
AT T E N T I O N : U T I L I S E R U N FUSIBLE DE RECHANGE DE MÉME TYPE DE 5A 125V.
to Power Transformer(Secondary)
SAME TYPE 5A 125V FUSE.
●
C AU T I O N : R E P L AC E W I T H
N.C
CLP-340/CLP-340M/CLP-340C
MA80S Circuit Board to DM-CN11
to NET1-CN001
Component side（部品側）
2NA-WB55420
2
CLP-340/CLP-340M/CLP-340C
●
MA80S Circuit Board
Pattern side（パターン側）
2NA-WB55420
2
41
CLP-340/CLP-340M/CLP-340C
●
PNL Circuit Board to DM-CN5 to PNR-CN302
to DM-CN7 to PNR-CN202
LEFT
A
RIGHT
TRANSPOSE REC PLAY/PAUSE
INTERNET USB USER PRESET
A
SAVE TO USB LOAD TO USER DEL./FORMAT
A'
to DM-CN6 to PNR-CN102
TEMPO FUNCTION
Component side（部品側）
A'
42
2NA-WE02140
8
CLP-340/CLP-340M/CLP-340C
●
PNR Circuit Board B to PNL-CN301
to PNL-CN201
BRIGHT NORMAL MELLOW
B'
B to PNL-CN101
ON
B'
2NA-WE02160
4
ROOM HALL 1 HALL 2 STAGE
CHORUS PHASER TREMOLO ROTARY SP
HARD MEDIUM SOFT
Component side（部品側）
43
CLP-340/CLP-340M/CLP-340C
●
●
SW Circuit Board
MV Circuit Board
to DJACK-CN1 to DM-CN3 to AJACK-CN2
MASTER VOLUME
Component side（部品側）
SELECT
USB TO DEVICE
NET1 Circuit Board to Woofers
1
CN003
CN001
4
XT123 J
5
1
J
B
to MA80S-CN5
C0004
NORMAL ON OFF (HP. SW)
1
CN002 C0001
8
C0003
C0002
●
HP Circuit Board to AJACK-CN4
●
to Monitor Speakers Component side（部品側）
PHONES Component side（部品側）
●
PL Circuit Board
POWER indicator 44
Component side（部品側）
SW: 2NA-WE20640 MV: 2NA-WE02160 HP: 2NA-V858650 NET1: 2NA-VY64290 PL: 2NA-VN63740
5 4 3 1 3
CLP-340/CLP-340M/CLP-340C
●
PEDAL (SW) Circuit Board C Left Pedal
Sostenuto Pedal
C'
C Sostenuto Pedal
Damper Pedal
C' Component side（部品側）
●
PJK Circuit Board to DM-CN8
●
PEDAL VR Circuit Board
Damper Volume Component side（部品側） Component side（部品側）
Pattern side（パターン側）
PJK: 2NA-WC56110 PEDAL(SW), PEDAL VR: 2NA-V233730
1
45
46 not installed
not installed
GH3 EBUS L Circuit Board Component side（部品側）
D'
●
D'
D
to GH3 EBUS M-CN1
D
CLP-340/CLP-340M/CLP-340C
2NAK8-V890460
1
CLP-340/CLP-340M/CLP-340C
1
Pattern side（パターン側）
E'
E 2NAK8-V890460
E'
GH3 EBUS L Circuit Board
E
●
47
48 not installed
to DM-CN60
GH3 EBUS M Circuit Board
to GH3 EBUS L-CN2 Component side（部品側）
F'
●
F'
F
to GH3 EBUS H-CN2
F
CLP-340/CLP-340M/CLP-340C
2NAK8-V890470
1
CLP-340/CLP-340M/CLP-340C
G'
GH3 EBUS M Circuit Board
2NAK8-V890470
1
Pattern side（パターン側）
G
G'
G
●
49
not installed
50
GH3 EBUS H Circuit Board
to GH3 EBUS M-CN4 Component side （部品側）
H'
●
H'
H
not installed
H
CLP-340/CLP-340M/CLP-340C
2NAK8-V890480
2
CLP-340/CLP-340M/CLP-340C
2
Pattern side（パターン側）
I'
I 2NAK8-V890480
I'
GH3 EBUS H Circuit Board
I
●
51
CLP-340/CLP-340M/CLP-340C
●
FU80 Circuit Board to Power Transformer(Primary)
VOLTAGE SELECTOR
to Power Switch
AC INLET
Component side（部品側）
Y model
52
2NA-WN30450
1
CLP-340/CLP-340M/CLP-340C
■ TEST PROGRAM 1
Measurement conditions
1-1:
Measuring instruments • Level meter (with a JIS-C filter) • Frequency counter: Below decimal point 3 or more figures measurement is possible. Note: Input impedance of measuring instrument is more than 1M ohms. Connect a stereo phone plug to the [PHONES] jack (L/Rch: 33 ohms load) and the [AUX IN] [AUX OUT] jacks (10k ohms load). Set each control as follows. • [MASTER VOLUME] slider: Max. • PEDAL: OFF
1-2:
Jigs Stereo phone plug, MIDI cable, USB cable (A type-B type), LAN cable, USB flash memory, Router (BBR-4MG), etc.
2
How to enter the Test Program Press the power switch on the keyboard while pressing and holding the [C#2], [F2], and [G#2] (C#2 major code). C#2
2-1:
F2
G#2
How to proceed the test 1) When the test program is activated, the sign “(S(” is indicated on the 7-segment LED. 2) Go to item choosing mode with the [s] or [t] button of [TEMPO/FUNCTION]. 3) Press the [ON/OFF] button of [METRONOME] to execute testing.
• If the result is successful. “PAS” will be displayed on the 7-segment LED. In the acceptable selection screen, each character of the item number will be followed by dot “.” on the 7-segment LED, so that you can see later if it has already been checked. If the result is successful, you can return to the selection screen with [DEMO] button or [ON/OFF] button of [METRONOME]. • If the result is unacceptable. “nG” will be displayed on the 7-segment LED. If the result is unacceptable, you can return to the selection screen with [DEMO] button. If you press the [t] button of [TEMPO/FUNCTION] when the test No. 1 is selected, the last test item will be selected.
53
CLP-340/CLP-340M/CLP-340C
3
Test program list
Test No. 1
LED display
(01
** ** *
OK: A . C . r-. 2
NG: AnG
CnG rnG
(02 OK: PAS NG: nG
3
(03 OK: PAS NG: nG
4
(04 Test in progress: Fr1 OK: PAS NG: nG
5
(05 OK: PAS NG: nG (Wave Rom SUM error)
Test descriptions, judging conditions, etc. Versions of the each ROM (Main Program, Wave) and information of destination are displayed on the 7-segment LED.
** ** *
**
A . (A: Main Program, . : Version of ROM) C . (C: Wave, . : Version of ROM) r-. (Information of destination, r-.E: English, r-.J: Japanese)
**
Checks ROM (simplified check). Check ROM (DM: IC20 (Main Program)) connected to the CPU bus. Confirm that “PAS” is displayed on the 7-segment LED. Checks RAM (simplified check). Check RAM (DM: IC8 (Main Program)) connected to the CPU bus. Confirm that “PAS” is displayed on the 7-segment LED. Checks Flash ROM (simplified check). Check Flash ROM (DM: IC19) connected to CPU the bus. Confirm that “PAS” is displayed on the 7-segment LED. ※ MAC Address under the control of the factory is written to the IC19. Replace the DM circuit board in case of NG. Checks Wave ROM (simplified check). Check Wave ROMs (DM: IC 303, 304) connected to the bus of tone genrerator LSI. Confirm that “PAS” is displayed on the 7-segment LED.
nG2 (TG IRQ connection error) 6
(06 OK: PAS NG: nG
7
(07 Test in progress: tG1
8
(08 Test in progress: Plt
9
(09 Test in progress: oPr
54
Checks Effect RAM (simplified check). Check Effect RAM (DM: IC 301) connected to the bus of tone genrerator LSI. Confirm that “PAS” is displayed on the 7-segment LED. Checks sound source 1. (Auto Scale) DM circuit board and SWP51L (IC300) are checked while sound is produced. Check sound source and sound production by producing sound from the low range of keyboard that can produce sound while switching sequentially the sound producing channels of the sound source with the default tone as a sine wave. Check the voice sound by hearing that there is not unusual noise or abnormal sound. Sound production stops as the check for the number of sound producing channels is over. Sound producing keyboard range includes 32 sounds from C2 to G4. The number of sounds produced is 64. After auto scaling has finished, individual keys can be played. (When two or more keys are played simultaneously, the first pressed key has priority to make a sound.) Checks Pitch. Pitch Accuracy Check: Connect the frequency counter to L or R of [PHONE] jack. Sound is produced with 441.43±0.2Hz (A3) sine wave at PAN=center. Sound production stops when returning to selection screen with the [DEMO] button. Checks Output Level R. Sound is produced with the sine wave of 1kHz (C5) at PAN=R. Check if sound is produced at the specified level. Connect the level meter (with a JIS-C filter) to each jack (PHONES L, R, AUX OUT L, R). With [MASTER VOLUME] slider at the maximum, check the R channel output level. (PHONES L, R: 33 ohms load AUX OUT L, R: 10k ohms load) · PHONES L: -31.5dBu or less PHONES R: +8.5dBu±2dB · AUX OUT L: -58.0dBu or less AUX OUT R: +2.0dBu±2dB Sound production stops when returning to selection screen with the [DEMO] button.
CLP-340/CLP-340M/CLP-340C
Test No. 10
LED display
(10 Test in progress: oPL
11
(11 Test in progress: EqL
12
(12 Test in progress: Eqm
13
(13 Test in progress: EqH
16
(16 OK: PAS
18
(18
19
(19
Checks EQ-LOW frequency. Sound is produced with the sine wave of about 65.4 Hz (C1) at PAN=center. Sound production stops when returning to selection screen with the [DEMO] button. Checks EQ-MID frequency. Sound is produced with the sine wave of about 523 Hz (C4) at PAN=center. Sound production stops when returning to selection screen with the [DEMO] button. Checks EQ-HIGH frequency. Sound is produced with the sine wave of about 4186 Hz (C7) at PAN=center. Sound production stops when returning to selection screen with the [DEMO] button. Checks AUX Jack In. Connect the plug to the [AUX OUT (L/L+R)] jack. The 7-segment LED shows “no” in case of no connection. The 7-segment LED shows “In” when the test is executed. Check that C4 sound is produced and that the 7-segment LED shows “PAS ” when the plug is disconnected.
Checks SW, LED. Turn on sequentially all the panel switches displayed on LED Test in progress: S01 – S36 using caution not to press two switches at a time. When a panel switch is turned on, a sine wave sound is produced at a sound OK: End scale in the switch test sequence table (See page 58). If the switch has an LED, it lights up. It goes out when the switch is released. If a switch is pressed which is not specified, a corresponding sound is produced. If the test is successful, check that “End” will be displayed on the 7-segment LED. Press the [DEMO] button to go to the selection screen. Pressing the [DEMO] button ends the check. (It is effective after [DEMO] button test is over.) “Ou2” is displayed when plural switches are pressed. Test in progress: 8.8.8.
20
Test descriptions, judging conditions, etc. Checks Output Level L. Sound is produced with the sine wave of 1kHz (C5) at PAN=L. Check if sound is produced at the specified level. Connect the level meter (with a JIS-C filter) to each jack (PHONES L, R, AUX OUT L, R) With [MASTER VOLUME] slider at the maximum, check the L channel output level. (PHONES L, R: 33 ohms load AUX OUT L, R: 10k ohms load) · PHONES L: +8.5dBu±2dB PHONES R: -31.5dBu or less · AUX OUT L: +2.0dBu±2dB AUX OUT R: -58.0dBu or less Sound production stops when returning to selection screen with the [DEMO] button.
(20 Test in progress: 8.8.8.
21
(21
26
(26
Checks all the panel LEDs’ lighting up. All the panel LED’s will light up. Press the [DEMO] button to complete testing. Checks all the red panel LEDs’ lighting up. All the red LED’s will light up. Press the [DEMO] button to complete testing.
Checks all the green panel LEDs’ lighting up. Test in progress: No indication All the green LED’s will light up. Press the [DEMO] button to complete testing. Checks Soft Pedal (Left). Test in progress: PE1 → Str When the test is executed, the C3 note sounds and when the pedal is depressed, the C4 tone sounds. Relese the pedal and check that sound production stops and OK: PAS the 7-segment LED displays “PAS”..
55
CLP-340/CLP-340M/CLP-340C
Test No.
LED display
Checks Sostenuto Pedal (Center). (27 Test in progress: PE2 → Str When the test is executed, the C3 note sounds and when the pedal is depressed, the C4 tone sounds. Relese the pedal and check that sound production stops and OK: PAS the 7-segment LED displays “PAS”.
28
(28
32
(32
Checks Damper Pedal (Right). Test in progress: PE3 → Str When the test is executed, the C3 note sounds and when the pedal is depressed, the C4 tone sounds. Relese the pedal and check that sound production stops and OK: PAS the 7-segment LED displays “PAS”. OK: PAS NG: nG
33
(33 OK: PAS NG: L.nG (Loop check) S.nG (Storage check)
34
(34 OK: PAS NG: nG
35
(35 OK: PAS NG: nG
36
(36 OK: PAS NG: nG
37
(37 OK: PAS
38
(38 OK: PAS
39
(39 OK: PAS
56
Test descriptions, judging conditions, etc.
27
Checks MIDI. After connecting the [MIDI IN] terminal and [MIDI OUT] terminal with a MIDI cable, execute the test. Confirm that the C4 note is output and “PAS” is displayed on the 7-segment LED. Remove the MIDI cable when the test is over. C h e ck i n g [ U S B TO D E V I C E ] t e r m i n a l a n d [ U S B TO H O S T ] t e r m i n a l simultaneously. There are 2 types of [USB TO DEVICE] terminal; one is terminal [A] located on the panel and the other is terminal [B] located on the jack assembly. Perform this check with each of these terminals. Press the [ON/OFF] button of [METRONOME] first. “L. - - ” will appear on the 7-segment LED. When USB cable is connected to [USB TO DEVICE] terminal and [USB TO HOST] terminal, “S.--” is displayed on the 7-segment LED. Pull USB cable off [USB TO DEVICE] terminal and [USB TO HOST] terminal and connect the USB flash memory to [USB TO DEVICE] terminal. Confirm that “PAS” is displayed on the 7-segment LED and the C4 note is output. Tests if USB Storage devices can be used. Perform this check with each of [USB TO DEVICE] terminal [A] and terminal [B]. Connect the USB flash memory and press the [ON/OFF] button of [METRONOME]. Confirm that “PAS” is displayed on the 7-segment LED. Checks LAN. After connecting the [LAN] terminal and the LAN port of the router (BBR-4MG) with a LAN cable, execute the test. Confirm that “ PAS ” is displayed on the 7-segment LED. Remove the LAN cable when the test is over. Determines if the appropriate keyboard is connected. Check that the 7-segment LED displays “ PAS ” when the GH3 keyboard is connected and “nG” otherwise. Checks GH3 keyboard Make Position (PingPongPang mode) : Note Number) are displayed on the 7-segment “ . ” → “ . . ” → “ . . .” ( LED while testing. 0, +4 and +7 notes are output with a velocity of 127 for every three Makes. For example, if pressing the C key on the keyboard, each note CEG is output. Releasing the key, sound output sequentially stops. Confirm that “PAS” is displayed on the 7-segment LED.
* **
***
* * * ***
Checks 1-2 Make for each key being pressed.
*** ***
”( : Velocity) is displayed while testing. Sound is output with a velocity “ varies depending on the velocity with calculated by the 1-2Make. The value which the key is pressed. Confirm that “PAS” is displayed on the 7-segment LED.
***
Checks 2-3 Make for each key being pressed.
*** ***
”( : Velocity) is displayed while testing. Sound is output with a velocity “ varies depending on the velocity with calculated by the 2-3Make. The value which the key is pressed. Confirm that “PAS” is displayed on the 7-segment LED.
***
CLP-340/CLP-340M/CLP-340C
Test No. 44
LED display
(44 OK: PAS NG: nG
45
(45 OK: PAS NG: nG
46
(46 OK: PAS NG: nG
47
(47 OK: PAS NG: nG
48
(48 OK: PAS NG: nG
49
(49 Test in progress: FAC OK: PAS NG: nG
50
●
(50
Test descriptions, judging conditions, etc. Checks ROM (full address). Test for factory inspection. Checks RAM (full address). Test for factory inspection. Checks Flash ROM (full address). Test for factory inspection. Checks Wave ROM (full address). Test for factory inspection. Checks Effect RAM (full address). Test for factory inspection. When the test is executed all the back-up area is initialized and the set to the data used when shipped from the factory. Check that the 7-segment LED displays “PAS”. It takes about 5 seconds before checking is completed. Execute Test No. 50 after this test is completed. Exits the test program to go back to the play mode. The 7-segment LED displays “120” and immediately followed by “FCL”. About 10 seconds after that, the 7-segment LED displays “120” again and the factory presetting is completed. Do not turn off the power during this process.
Inspections of the others AUX IN Check that each terminal output is as shown in the table below when a signal is inputted into AUX IN. OUTPUT AUX OUT (10 k-ohms load) L R
INPUT
AUX IN L/L+R: sine wave 1kHz, 0dBu R: no signal AUX IN L/L+R: no signal R: sine wave 1kHz, 0dBu
PHONES (33ohms load) L R
–5.0dBu
–70dBu or less
+1.0dBu
–39.0dBu or less
–70.0dBu or less
–5.0dBu
–39.0dBu or less
+1.0dBu
* 0 dBu = 0.775Vrms
57
CLP-340/CLP-340M/CLP-340C
Switch Test Sequence Turn
SW Name
Display
Note number
1
DEMO
S01
—
C2
2
TRANSPOSE ON
S02
TRANSPOSE ON (RED)
C#2
3
REC
S03
REC (RED)
D2
4
LEFT
S04
LEFT (RED/GREEN)
D#2
5
RIGHT
S05
RIGHT (RED/GREEN)
E2
6
STOP
S06
—
F2
7
PLAY/PAUSE
S07
PLAY/PAUSE (RED)
F#2
8
SONG SELECT
S08
INTERNET, USB, USER, PRESET (RED)
G2
9
FILE
S09
SAVE TO USB, LOAD TO USER, DEL./FORMAT (RED)
G#2
10
TEMPO/FUNCTION
S10
TEMPO, FUNCTION (RED)
A2
11
METRONOME ON/OFF
S11
—
A#2
12
TEMPO/FUNCTION t
S12
—
B2
13
TEMPO/FUNCTION s
S13
—
C3
14
–/NO
S14
—
C#3
15
+/YES
S15
—
D3
16
GRAND PIANO1
S16
GRAND PIANO1 (RED)
D#3
17
GRAND PIANO2
S17
GRAND PIANO2 (RED)
E3
18
E.PIANO1
S18
E.PIANO1 (RED)
F3
19
E.PIANO2
S19
E.PIANO2 (RED)
F#3
20
HARPSICHORD
S20
HARPSICHORD (RED)
G3
21
E.CLAVICHORD
S21
E.CLAVICHORD (RED)
G#3
22
VIBRAPHONE
S22
VIBRAPHONE (RED)
A3
23
CHURCH ORGAN
S23
CHURCH ORGAN (RED)
A#3
24
JAZZ ORGAN
S24
JAZZ ORGAN (RED)
B3
25
STRINGS
S25
STRINGS (RED)
C4
26
CHOIR
S26
CHOIR (RED)
C#4
27
GUITAR
S27
GUITAR (RED)
D4
28
WOOD BASS
S28
WOOD BASS (RED)
D#4
29
E.BASS
S29
E.BASS (RED)
E4
30
VARIATION
S30
VARIATION (RED)
F4
31
SPLIT
S31
SPLIT (RED)
F#4
32
BRILLIANCE
S32
BRIGHT, NORMAL, MELLOW (RED)
G4
33
REVERB
S33
ROOM, HALL1, HALL2, STAGE (RED)
G#4
34
EFFECT
S34
CHORUS PHASER, TREMOLO, ROTARYSP (RED)
A4
35
TOUCH
S35
HARD, MEDIUM, SOFT (RED)
A#4
36
DAMPER RES.
S36
DAMPER RES. ON (RED)
B4
■ INITIAL SETTING • MASTER VOLUME: • HP SW: • USB Select SW: • A setup of the voltage selector of destination Y:
58
LED made to turn on
MIN. Normal B 240V
PCB
PNL
PNR
CLP-340/CLP-340M/CLP-340C
■ テストプログラム 1 測定条件 1-1: 測定器 ・レベルメーター（JIS-C フィルター使用） 。 ・周波数カウンター：小数点以下 3 桁以上測定可能であること。 注） 測定器の入力インピーダンスは、1M Ω以上あること。 特に指示のない限りステレオホーンプラグを接続し [PHONES] 端子（L/Rch:33 Ω負荷） 、[AUX IN] [AUX OUT] 端 子（10k Ω負荷）にて測定します。 [MASTER VOLUME] スライダーを最大にして、ペダルは OFF にしておきます。 1-2: 治具 ステレオホーンプラグ、MIDI ケーブル、USB ケーブル（A タイプ− B タイプ） 、LAN ケーブル、USB メモリ、ルーター (BBR-4MG) 等。 2
テストプログラムの起動 鍵盤の [C#2],[F2 ],[G#2]（C#2 メジャーコード）を押しながら電源 SW を入れます。 C#2
F2
G#2
2-1 テストの進め方 1） テストプログラムが起動されると、7 セグメント LED に“(S(”が表示されます。 2） [TEMPO/FUNCTION] の [t]/[s] ボタンで項目選択モードに入ります。 3） [METRONOME] の [ON/OFF] ボタンを押して、テストを実行します。 ● 結果が
OK の場合 7 セグメント LED に “PAS”が表示されます。ＯＫだった選択画面 は、 7 セグメント LED に項目番号の各文字の後ろに “.” ( ドット ) が表示され、後でチェック済みか判 ができるようになります。 結果が OK の場合は、[DEMO] ボタン又は [METRONOME] の [ON/OFF] ボタンにて選択画面 に戻ります。 ● 結果が NG の場合 7 セグメント LED に“nG”が表示されます。結果が NG の場合は、[DEMO] ボタンにて選択画面 に戻ります。 テスト No.1 の選択時に [TEMPO/FUNCTION] の [t] ボタンを押すと最後のテスト項目が選択されます。
59
CLP-340/CLP-340M/CLP-340C
3
テスト一覧
テスト No. 1
LED 表示
(01
** ** *
OK: A . C . r-. 2
NG: AnG
(02 OK: PAS NG: nG
3
(03 OK: PAS NG: nG
4
(04 テスト中 : Fr1 OK: PAS NG: nG
5
(05
6
(06
(07 テスト中 : tG1
8
(08 テスト中 : PIt
9
(09 テスト中 : oPr
60
** ** *
**
A . (A: Main Program、 . : ROM のバージョン ) C . (C: Wave、 . : ROM のバージョン ) r-. ( 仕向け情報、r-.E: 海外、r-.J: 国内 )
**
ROM をチェックします（簡易チェック）。 CPU のバスにつながっている ROM(DM: IC20 (Main Program)) をチェックしま す。 LED (7-seg.) に“PAS”が表示されることを確認します。 RAM をチェックします（簡易チェック）。 CPU のバスにつながっている RAM(DM: IC8 (Main Program)) をチェックします。 LED (7-seg.) に“PAS”が表示されることを確認します。 Flash ROM をチェックします（簡易チェック）。 CPU のバスにつながっている Flash ROM (DM: IC19) をチェックします。 LED (7-seg.) に“PAS”が表示されることを確認します。 ※ IC19 には、工場で管理されている MAC Address が書き込まれています。NG の場合には、DM シートを交換してください。
Wave ROM をチェックします（簡易チェック）。 音源 LSI のバスにつながっている Wave ROM (DM: IC303、304) をチェックしま OK: PAS NG: nG (Wave Rom のサムエラー ) す。 nG2 ( 音源 IRG 接続のエラー ) LED (7-seg.) に“PAS”が表示されることを確認します。 OK: PAS NG: nG
7
CnG rnG
テスト内容及び判定条件など LED (7-seg.) に各 ROM (Main Program、Wave) のバージョン、仕向け情報が表 示されます。
Effect RAM をチェックします（簡易チェック）。 音源 LSI のバスにつながっている Effect RAM (DM: IC301) をチェックします。 LED (7-seg.) に“PAS”が表示されることを確認します。 音源 1 をチェックします（オートスケール）。 DM シート、SWP51L（IC300）をチェックして発音しています。 デフォルト音色を正弦波として、音源の発音チャンネルを順番に切り替えながら 発音可能な鍵域を低域から発音し、音源および音だしのチェックをします。異音、 ノイズがないことを確認します。 発音チャンネル数分が終了すると発音が止まります。 発音鍵域は C2 から G4 までの 32 音。発音数は 64 音。 オートスケーリングが終了すると、鍵盤を弾くことで発音します。( 単音、先着 優先 ) Pitch をチェックします。 ピッチ精度チェック：[PHONES] 端子に周波数カウンターを接続します。 （L,R どちらか） 441.43 ± 0.2Hz (A3) の正弦波をＰＡＮ＝センターで発音します。[DEMO] ボタ ンにて選択画面に戻る際、発音が止まります。 Output Level R をチェックします。 1kHz（C5) の正弦波を PAN=R で発音し、指定されたレベルで発音されているか をチェックします。 各端子にレベルメーター（JIS-C フィルター使用）を接続します。（PHONES L,R, AUX OUT L,R） [MASTER VOLUME] スライダーを最大にして、R チャンネルの出力レベルを チェックします。（PHONES L,R：33 Ω負荷 AUX OUT L,R：10k Ω負荷） ・PHONES L：-31.5dBu 以下 PHONES R：+8.5dBu ± 2dB ・AUX OUT L：-58.0dBu 以下 AUX OUT R：+2.0dBu ± 2dB [DEMO] ボタンにて選択画面に戻る際、発音が止まります。
CLP-340/CLP-340M/CLP-340C
テスト No. 10
LED 表示
(10 テスト中 : oPL
11
(11 テスト中 : EqL
12
(12 テスト中 : Eqm
13
(13 テスト中 : EqH
16
(16 OK: PAS
18
(18 テスト中 : S01 ∼ S36 OK: End
19
(19 テスト中 : 8.8.8.
20
(20 テスト中 : 8.8.8.
21
(21 テスト中 : 表示なし
26
(26 テスト中 : PE1 → Str OK: PAS
27
(27 テスト中 : PE2 → Str OK: PAS
28
(28 テスト中 : PE3 → Str OK: PAS
テスト内容及び判定条件など Output Level L をチェックします。 1kHz（C5) の正弦波を PAN=L で発音し、指定されたレベルで発音されているか をチェックします。 各端子にレベルメーター（JIS-C フィルター使用）を接続します。（PHONES L,R, AUX OUT L,R） [MASTER VOLUME] スライダーを最大にして、L チャンネルの出力レベルを チェックします。（PHONES L,R：33 Ω負荷 AUX OUT L,R：10k Ω負荷） ・PHONES L：+8.5dBu ± 2dB PHONES R：-31.5dBu 以下 ・AUX OUT L：+2.0dBu ± 2dB AUX OUT R：-58.0dBu 以下 [DEMO] ボタンにて選択画面に戻る際、発音が止まります。 EQ-LOW 周波数をチェックします。 約 65.4Hz(C1) の正弦波を PAN= センターで発音します。 [DEMO] ボタンにて選択画面に戻る際、発音が止まります。 EQ-MID 周波数をチェックします。 約 523Hz(C4) の正弦波を PAN= センターで発音します。 [DEMO] ボタンにて選択画面に戻る際、発音が止まります。 EQ-HIGH 周波数をチェックします。 約 4186Hz(C7) の正弦波を PAN= センターで発音します。 [DEMO] ボタンにて選択画面に戻る際、発音が止まります。 AUX Jack In をチェックします。 [AUX OUT (L/L+R)] 端子にプラグを接続します。 接続していない場合は、LED (7-seg.) に“no”と表示されます。 テストを実行すると LED (7-seg.) に“In”と表示されます。 プラグを外すと C4 を発音し、LED (7-seg.) に“PAS”が表示されることを確認 します。 SW、LED をチェックします。LED に表示されたパネル SW を２個押ししない様 に順番に押し、全ての SW を ON にします。 パネル SW を ON にすると SW テスト順に 表で示された音程で正弦波が発音さ れます（64 ページ参照）。又、その SW に LED がある場合、それが点灯します。 SW を離すと消灯します。指定外の SW が押された場合は、その SW に該当する 音を発音します。テストが OK の場合、LED(7-seg.) に“End”が表示されるこ とを確認します。[DEMO] ボタンにて選択画面に戻ります。 チェックを中断したい場合は、[DEMO] ボタンを押します。([DEMO] ボタンの テスト終了後有効 )。 複数の SW が押された場合“Ou2”が表示されます。 パネル LED 全点灯をチェックします。 全てのパネル LED が点灯します。 [DEMO] ボタンを押してテストを終了します。 パネル赤色 LED 全点灯をチェックします。 全ての赤色 LED が点灯します。 [DEMO] ボタンを押してテストを終了します。 パネル緑色 LED 全点灯をチェックします。 全ての緑色 LED が点灯します。 [DEMO] ボタンを押してテストを終了します。 Soft Pedal(Left) をチェックします。 テストを実行すると C3 を発音し、ペダルを踏むと C4 を発音します。ペダルを 離すと音が消え、LED (7-seg.) に“PAS”が表示されることを確認します。 Sostenuto Pedal(Center) をチェックします。 テストを実行すると C3 を発音し、ペダルを踏むと C4 を発音します。ペダルを 離すと音が消え、LED (7-seg.) に“PAS”が表示されることを確認します。 Damper Pedal(Right) をチェックします。 テストを実行すると C3 を発音し、ペダルを踏むと C4 を発音します。ペダルを 離すと音が消え、LED (7-seg.) に“PAS”が表示されることを確認します。
61
CLP-340/CLP-340M/CLP-340C
テスト No. 32
LED 表示
(32 OK: PAS NG: nG
33
(33
34
(34
(35 OK: PAS NG: nG
36
(36 OK: PAS NG: nG
37
(37 OK: PAS
38
(38 OK: PAS
39
(39 OK: PAS
62
MIDI をチェックします。 [MIDI IN] 端子と [MIDI OUT] 端子を MIDI ケーブルで接続後、テストを実行し ます。 C4 を発音し、LED (7-seg.) に“PAS”が表示されることを確認します。 テスト終了時に MIDI ケーブルを外してください。
[USB TO DEVICE] 端子と [USB TO HOST] 端子のチェックを同時に行います。 [USB TO DEVICE] 端子は、パネル側の端子 [A] とジャック Ass’y 側の端子 [B] OK: PAS NG: L.nG ( ループチェック ) の 2 種類があります。両方の端子について、それぞれテストを行ってください。 S.nG ( ストレージチェック ) 最初に [METRONOME] の [ON/OFF] ボタンを押します。LED (7-seg.) に“L.--” が表示されます。USB ケーブルを [USB TO DEVICE] 端子と [USB TO HOST] 端 子に接続すると“S.--”が表示されます。 [USB TO DEVICE] 端子と [USB TO HOST] 端子から USB ケーブルを抜いて、[USB TO DEVICE] 端子に USB メモリを接続します。 LED (7-seg.) に“PAS”が表示され、C4 が発音されることを確認します。 OK: PAS NG: nG
35
テスト内容及び判定条件など
USB Storage 機器が使用可能かどうかをテストします。 このテストも [USB TO DEVICE] 端子 [A] [B] の両方について行ってください。 USB メモリを接続して、[METRONOME] の [ON/OFF] ボタンを押します。 LED (7-seg.) に“PAS”が表示されることを確認します。 LAN をチェックします。 [LAN] 端子とルーター (BBR-4MG) の LAN ポートを LAN ケーブルで接続後、テ ストを実行します。 LED (7-seg.) に“PAS”が表示されることを確認します。 テスト終了時に LAN ケーブルを外してください。 適切な鍵盤が接続されているか判定します。 GH3 鍵盤の場合は“PAS”、それ以外の場合は“nG”と LED (7-seg.) に表示さ れます。 GH3 鍵盤の発音位置を確認します ( ピンポンパンモード )。 テスト中“*.**”→“*.*.*”→“*.*.*.”(***：ノート番号 ) と表示します。3 つ のメイク毎にベロシティ 127 で 0,+4,+7 と発音します。たとえば C の鍵盤を押す と CEG を発音します。 鍵盤を離すと順に消音します。 LED (7-seg.) に“PAS”が表示されることを確認します。 押鍵に対して 1-2 メイクをチェックします。 テスト中“***”(***：ベロシティ ) と表示します。1-2 のメイクで計算したベロ シティで発音します。鍵盤を押す速さによって、*** の数値が変化します。 LED (7-seg.) に“PAS”が表示されることを確認します。 押鍵に対して 2-3 メイクをチェックします。 テスト中“***”(***：ベロシティ ) と表示します。2-3 のメイクで計算したベロ シティで発音します。鍵盤を押す速さによって、*** の数値が変化します。 LED (7-seg.) に“PAS”が表示されることを確認します。
CLP-340/CLP-340M/CLP-340C
テスト No. 44
LED 表示
(44 OK: PAS NG: nG
45
(45 OK: PAS NG: nG
46
(46 OK: PAS NG: nG
47
(47 OK: PAS NG: nG
48
(48 OK: PAS NG: nG
49
(49 テスト中 : FAC OK: PAS NG: nG
50
●
(50
テスト内容及び判定条件など ROM をチェックします ( フルアドレス )。 工場検査用のテストです。 RAM をチェックします ( フルアドレス )。 工場検査用のテストです。 Flash ROM をチェックします ( フルアドレス )。 工場検査用のテストです。 Wave ROM をチェックします ( フルアドレス )。 工場検査用のテストです。 Effect RAM をチェックします ( フルアドレス )。 工場検査用のテストです。 テストを実行すると、全てのバックアップ領域を初期化して工場出荷データに セットします。 LED (7-seg.) に“PAS”が表示されることを確認します。 チェック完了まで約 5 秒かかります。 終了後、テスト No. 50 を実行してください。 テスト実行すると、テストプログラムから抜けて楽器を再起動します。 LED (7-seg.) に“120”が表示され、すぐに“FCL”が表示されます。 その後、約 10 秒経過すると再び LED (7-seg.) に“120”が表示され、ファクトリー プリセットは完了します。 この間は電源を切らないでください。
その他の検査 AUX IN AUX IN に信号を入力した時、下表のようになることを確認します。 OUTPUT AUX OUT (10 k Ω負荷 ) L R
INPUT
AUX IN L/L+R: sine wave 1kHz, 0dBu R: no signal AUX IN L/L+R: no signal R: sine wave 1kHz, 0dBu
PHONES (33 Ω負荷 ) L R
‒5.0dBu
‒70.0dBu 以下
+1.0dBu
‒39.0dBu 以下
‒70.0dBu 以下
‒5.0dBu
‒39.0dBu 以下
+1.0dBu
* 0 dBu = 0.775Vrms
63
CLP-340/CLP-340M/CLP-340C
スイッチテスト順 順番
スイッチ名
点灯させる LED
ノート番号
1
DEMO
S01
—
C2
2
TRANSPOSE ON
S02
TRANSPOSE ON (RED)
C#2
3
REC
S03
REC (RED)
D2
4
LEFT
S04
LEFT (RED/GREEN)
D#2
5
RIGHT
S05
RIGHT (RED/GREEN)
E2
6
STOP
S06
—
F2
7
PLAY/PAUSE
S07
PLAY/PAUSE (RED)
F#2
8
SONG SELECT
S08
INTERNET, USB, USER, PRESET (RED)
G2
9
FILE
S09
SAVE TO USB, LOAD TO USER, DEL./FORMAT (RED)
G#2
10
TEMPO/FUNCTION
S10
TEMPO, FUNCTION (RED)
A2
11
METRONOME ON/OFF
S11
—
A#2
12
TEMPO/FUNCTION t
S12
—
B2
13
TEMPO/FUNCTION s
S13
—
C3
14
–/NO
S14
—
C#3
15
+/YES
S15
—
D3
16
GRAND PIANO1
S16
GRAND PIANO1 (RED)
D#3
17
GRAND PIANO2
S17
GRAND PIANO2 (RED)
E3
18
E.PIANO1
S18
E.PIANO1 (RED)
F3
19
E.PIANO2
S19
E.PIANO2 (RED)
F#3
20
HARPSICHORD
S20
HARPSICHORD (RED)
G3
21
E.CLAVICHORD
S21
E.CLAVICHORD (RED)
G#3
22
VIBRAPHONE
S22
VIBRAPHONE (RED)
A3
23
CHURCH ORGAN
S23
CHURCH ORGAN (RED)
A#3
24
JAZZ ORGAN
S24
JAZZ ORGAN (RED)
B3
25
STRINGS
S25
STRINGS (RED)
C4
26
CHOIR
S26
CHOIR (RED)
C#4
27
GUITAR
S27
GUITAR (RED)
D4
28
WOOD BASS
S28
WOOD BASS (RED)
D#4
29
E.BASS
S29
E.BASS (RED)
E4
30
VARIATION
S30
VARIATION (RED)
F4
31
SPLIT
S31
SPLIT (RED)
F#4
32
BRILLIANCE
S32
BRIGHT, NORMAL, MELLOW (RED)
G4
33
REVERB
S33
ROOM, HALL1, HALL2, STAGE (RED)
G#4
34
EFFECT
S34
CHORUS PHASER, TREMOLO, ROTARYSP (RED)
A4
35
TOUCH
S35
HARD, MEDIUM, SOFT (RED)
A#4
36
DAMPER RES.
S36
DAMPER RES. ON (RED)
B4
■ 出荷時の設定 • MASTER VOLUME: MIN. • HP SW: Normal • USB Select SW: B
64
表示
PCB
PNL
PNR
CLP-340/CLP-340M/CLP-340C
DATA BACKUP ● Data that can be backed up • User song : your recorded songs • Back up data (panel settings) : 08CLP-M.BUP • Song data (once it has been loaded from the computer)* Data should not be protected against backing up.
PREPARATION PC (Personal Computer) USB Cable (A Type – B Type) USB-MIDI Driver *1 Musicsoft Downloader (MSD) *1 *1: Obtain these programs from CD-ROM (X9448A00) of the attachment or Yamaha official website. (URL>>http://www.yamahapkclub.com) Install these software in PC beforehand.
USB
TO DEVICE
TO HOST
CLP-340/CLP-340M/CLP-340C
USB [TO HOST] terminal
USB cable Personal Computer (PC)
BACKUP PROCEDURE ※ Display screen may differ depending on versions of OS (Windows) or Musicsoft Downloader. 1. Turn off the power of music instrument. 2. End all the application software. 3. Connect the music instrument to the PC with the USB cable. 4. Turn on the power of music instrument. 5. Click the Control Panel on PC. Set it clicking
as shown in the figure below.
CHECK off
65
CLP-340/CLP-340M/CLP-340C
Start up Musicsoft Downloader.
Display the following when click "Electronic Musical Instruments" ・User song ・Song data ・Backup data
* Refer to Page 68 when the fllowing display appears.
66
CLP-340/CLP-340M/CLP-340C
* The name of the file is “08CLP-M.BUP”. When
is clicked, data file “08CLP-M.BUP” is displayed.
If “08CLP-M.BUP” is clicked,
becomes active. When you click the
below is display, and then click
.
, the screen in the figure
08CLP-M
Specifty the place where the backup data is preserved. (Preserve it in “My document” for example.) If “08CLP-M.BUP” is clicked, folder.
becomes active. If
is clicked, data is preserved in a specified
67
CLP-340/CLP-340M/CLP-340C
When the data of
is backed up, it is possible to do according to the same procedure.
Moreover, it is possible to do similarly when it returns it based on the backup data. Click the “Overwrite” appears at this time. • Setting the “MIDI IN/OUT”
.
Click
Click
.
Choose “Clavinova-1” and click
Click
68
.
, (Because the judgment is ○ , it is correctry connected.)
when the message of
CLP-340/CLP-340M/CLP-340C
データのバックアップ ● バックアップ可能なデータ • ユーザーソング • バックアップデータ（パネル設定）: 08CLP-M.BUP • 外部ソング（コンピューターから読み込んだソング）※プロテクトのないもの
準備 PC（パーソナルコンピューター） USB ケーブル（A タイプ ‒ B タイプ） USB-MIDI ドライバー *1 ミュージックソフトダウンローダー (MSD)*1 *1: 付属の CD-ROM（X9448A00）またはヤマハホームページのダウンロードページから入手してください。 (URL>>http://www.yamahapkclub.com/) これらのソフトウェアーはあらかじめ PC にインストールしておいてください。
USB
TO DEVICE
TO HOST
USB [TO HOST]端子
CLP-340/CLP-340M/CLP-340C
USBケーブル パーソナルコンピューター (PC)
手順 ※ OS (Windows) やミュージックソフトダウンローダーのバージョンによって表示画面が異なります。 1. 楽器の電源を切ります。 2. PC 上の全てのアプリケーションソフトを終了します。 3. USB ケーブルで、PC と楽器を接続します。 4. 楽器の電源を入れます。 5. PC のコントロールパネルを開きます。 をクリックして下図の様に設定します。
Thru ON/OFFのチェックを外します。
69
CLP-340/CLP-340M/CLP-340C
ミュージックソフトダウンローダーを立ち上げます。
電子楽器をクリックすると下記の表示がされます。 ・User song ・Song data ・Backup data
* 下図の表示が出た場合は P72 ＜トラブルシューティング＞を参照してください。
70
CLP-340/CLP-340M/CLP-340C
* ファイル名は、 “08CLP-M.BUP”となります。 をクリックするとデータファイル“08CLP-M.BUP”が表示されます。 “08CLP-M.BUP”をクリックすると 画面が表示されますので
がアクティブになり、
をクリックすると下図の
をクリックします。
バックアップデータを保存する場所を指定します。（この例の場合は「My Document 」に保存します。 ） “08CLP-M.BUP”をクリックすると が指定の場所に保存されます。
が アクティブになり、
をクリックすればデータ
71
CLP-340/CLP-340M/CLP-340C
のデータをバックアップする場合も同じ手順で行えます。 ま た、 バ ッ ク ア ッ プ を 元 に 戻 す 場 合 も 同 様 に 行 え ま す。 そ の と き“ 上 書 き ” の メ ッ セ ー ジ が 出 る 場 合 は をクリックしてください。
＜トラブルシューティング＞ ･ MIDI IN/OUT の設定を行います。
をクリックします。
をクリックします。
“Clavinova‒1”を選んで
ボ タンをクリックします。
ボ タンをクリックします。 （判定が“○”になっていますので正しく接続されています。）
72
CLP-340/CLP-340M/CLP-340C
■ VERSION UPGRADE Do not turn off the power while installing. Do not pull off the USB flash memory from the instrument while installing.
1 2
Set the [SELECT] switch for the [USB TO DEVICE] terminal to the position A . (Fig. 1)
3
Turn on the [POWER] switch while holding down the [PLAY/PAUSE] button of the instrument. (Fig. 1)
4
“UPd” will be shown on the 7-segment LED and the LED for the [GRAND PIANO 1] button will flash.
5
Press the [GRAND PIANO 1] button to start the installment. (Fig. 1)
Insert the USB flash memory containing the data for version upgrade “CLP-340_instdat.bin” into the terminal A . (Photo 1)
[PLAY/PAUSE] button
6
The 7-segment LED will show “0.00” for about 90 seconds and then the installment will be executed automatically.
7 8
The LED for the [GRAND PIANO 2] button will flash during the installment.
9 10
Turn off the [POWER] switch of the instrument. (Fig. 1)
When the installment is finished, “ End ” will be shown on the 7-segment LED and the LED for the [GRAND PIANO 1] button will light up continuously. It will take about 10 minutes to complete the installment.
Disconnect the USB flash memory.
[GRAND PIANO 1] button [GRAND PIANO 2] button
[USB TO DEVICE] terminal [POWER] switch
SELECT
USB TO DEVICE
Fig. 1
Photo 1
73
CLP-340/CLP-340M/CLP-340C
■ バージョンアップ インストール中に電源を切らないでください。 インストール中に USB フラッシュメモリーを抜かないでください。
1 2
[USB TO DEVICE] 端子の [SELECT] スイッチを A に設定します。（図 1）
3 4 5
楽 器 の [PLAY/PAUSE] ボ タ ン を 押 し な が ら、 [POWER] スイッチを ON にします。 （図 1）
6 7 8
A に バ ー ジ ョ ン ア ッ プ 用 デ ー タ「CLP-340_ instdat.bin」が入った USB フラッシュメモリを 挿入します。（写真 1）
7 セグメント LED に“UPd”が表示され、[GRAND PIANO 1] ボタンの LED が点滅します。
9 10
[GRAND PIANO 1] ボタンを押して、インストー ルを開始します。（図 1）
[PLAY/PAUSE]ボタン
7 セグメント LED に“0.00”と約 90 秒間表示 した後、自動的にインストールが実行されます。 実行中は、[GRAND PIANO 2] ボタンの LED が点 滅します。 インストールが完了すると、7 セグメント LED に“End” が 表 示 さ れ、[GRAND PIANO 1] ボ タンの LED が点灯します。 インストールは、約 10 分で完了します。 楽器の [POWER] スイッチを OFF にします。 （図 1）
USB フラッシュメモリを外します。
[GRAND PIANO 1]ボタン [GRAND PIANO 2]ボタン
[USB TO DEVICE]端子 [POWER]スイッチ
SELECT
USB TO DEVICE
図1
写真 1
74
CLP-340/CLP-340M/CLP-340C
■ INITIALIZING INTERNET SETTINGS 1 9
2 4
3 5–8
CLP-370
1
Engage the Function mode.
2 3 4 5
Select Function F9.y.
6
Confirm the initialization.
7
Execute the initialization.
8 9
Return to the Sub-modes Selection mode
Make sure that the USB flash memory device containing the saved Internet setting file named “config.n21” is connected to the instrument, and then press the [TEMPO/FUNCTION] button so that the [FUNCTION] indicator lights.
Use the [TEMPO/FUNCTION t, s] buttons to select Function F9.y.
Enter the Sub-modes Selection mode following the F9. Press the [+/YES] button to enter the Sub-modes Selection mode.
Select Function F9.7. Use the [TEMPO/FUNCTION t, s] buttons to select Function F9.7.
Enter the Initializing mode. Press the [+/YES] buttons. A “CLr” message will appear on the display.
Press the [+/YES] button. A “nY” appears in the display to confirm whether you wish to initialize or not. If you do not want to initialize, press the [–/NO] button.
Press again the [+/YES] buttons. Start the initialization. When initialization is completed, an “End” message appears on the display.
Press the [+/YES] button to exit from the Sub-modes.
Exit from function mode Press the [TEMPO/FUNCTION] button to exit from the Function modes.
CAUTION Initializing restores the instrument to the factory-programmed settings for all Internet settings. Be sure to back up the Internet settings before initializing. NOTE
This procedure lets you make Internet settings by loading the Internet setting files created on the special Yamaha webpage to the instrument. You can create the Internet setting files (named “config.n21”) on the special Yamaha webpage.
75
CLP-340/CLP-340M/CLP-340C
■ インターネット設定の初期化 1 9
2 4
3 5–8
CLP-370
1 2 3 4 5 6 7 8 9
ファンクションモードに入ります。 インターネット設定ファイル「config.n21」が保存されている USB フラッシュメモリーが、楽器に接続されている のを確認してから、[TEMPO FUNCTION] ボタンを押してファンクションモードに入ります。
「F9.y」を表示させます。 [TEMPO/FUNCTION ▼ ▲ ] ボタンを押して「F9.y」を表示させます。
「F9.」に続く小項目の設定に入ります。 [ ＋ /YES] ボタンを押して小項目の設定に入ります。
「F9.」に続く小項目を設定します。 [TEMPO/FUNCTION ▼ ▲ ] ボタンを押して「F9.7」を表示させます。
初期化操作に入ります。 [ ＋ /YES] ボタンを押して初期化の操作に入ります。 「CLr」と表示されます。
初期化の確認操作に入ります。 [ ＋ /YES] ボタンを押します。 初期化しても良いか再確認のため「nY」が表示されます。 初期化をキャンセルする場合は [ − /NO] ボタンを押します。
初期化します。 もう一度 [ ＋ /YES] ボタンを押します。 初期化が行なわれます。 初期化が終わると「End」が表示されます。
初期化を終了します。 [ ＋ /YES] ボタンを押して初期化を終了します。表示は「F9.7」になります。
ファンクションの操作を終了します。 [TEMPO/FUNCTION] ボタンを押します。
初期化を実行すると、インターネット設定で行なったすべての設定が工場出荷時の状態に戻ります。初期化 する前に設定状態をコンピューター側に保存してください。
参考
76
コンピューターを使って専用ウェブページ上で作成したインターネット設定ファイルを楽器に読み込み、イ ンターネット設定を行ないます。 インターネット設定ファイル「config.n21」はウェブページ上で作成します。 ＜ http://www.yamaha.co.jp/product/epiano-keyboard/net/idc/clp/ ＞
CLP-340/CLP-340M/CLP-340C
■ MESSAGE LIST Message
Comment Displayed after factory presets are recalled.
CLr
CAUTION Do not turn off the power of the instrument when “CLr” appears in the display. Doing so may delete all song data in the instrument, including external songs.
con
Displayed when Musicsoft Downloader is started on a computer connected to the instrument. When this message appears, you cannot operate the instrument.
E01
Indicates failure in accessing the USB storage device because the device or media is damaged.
E02
Displayed when the song data is damaged or not recognized.
E04
Indicates that the song data is too large to be loaded.
End
Displayed when the current operation is completed.
Err
Displayed when the MIDI/USB cable is disconnected while starting Musicsoft Downloader on a computer connected to the instrument. Indicates that internal memory has been cleaned up. Recorded songs and external songs which have been loaded from a computer are cleared, because the power has been turned off before the song save or load operations were completed.
FCL
CAUTION Do not turn off the power of the instrument when “FCL” appears in the display. Doing so may cause the instrument to malfunction.
For
Indicates that the instrument has engaged format mode for the USB storage device. Displayed when internal memory becomes full during song recording.
FUL
Displayed when the USB storage device becomes full and the song cannot be saved. Displayed when the total amount of files has become too large.
Lod
Displayed when a protected song is loading.
n1Y
Confirms whether each operation is executed or not.
n~Y
Reconfirms whether the overwriting, delete or format operation is executed or not.
Pro
Indicates that the USB storage device or media is protected.
77
CLP-340/CLP-340M/CLP-340C
■ メッセージ一覧 表示
表示内容
CLr
楽器を基本設定 ( 初めて電源を入れたときの設定 ) に戻しています。 「CLr」が表示されているときに電源を切らないでください。 「CLr」が表示されてい るときに電源を切ると、外部ソングを含むすべての曲データが消去されるおそれがあり ます。
con
楽器をコンピューターと接続してミュージックソフトダウンローダーを使用しているときに表 示されます。このメッセージが表示されているときは、楽器の操作ができません。
E01
USB 記憶装置が壊れているので、記憶装置にアクセスできません。
E02
曲データが壊れています。
E04
ファイルが大きすぎてロードできません。
End
処理が終わりました。
Err
楽器をコンピューターと接続してミュージックソフトダウンローダーを使用しているときに、 MIDI/USB ケーブルを抜くと表示されます。
FCL For
処理中に電源を切ったので、楽器本体のメモリーが初期化されました。ご自身で録音した曲や、 コンピューターから取り込んだ曲が消去されています。 「FCL」が表示されているときに電源を切らないでください。 「FCL」が表示されてい るときに電源を切ると、楽器の動作が不安定になるおそれがあります。 USB 記憶装置のフォーマットモードに入っています。 ( 曲の録音中に ) 楽器本体のメモリー容量がいっぱいになりました。
FUL
USB 記憶装置のメモリー容量がいっぱいで、曲を保存できません。 ファイルやフォルダーの数が制限を超えました。
Lod
プロテクトがかかった曲をロードしています。
n1Y
操作を実行しますか？
n~Y
データの上書きや削除、または USB 記憶装置のフォーマットを実行しますか？
Pro
USB 記憶装置にプロテクトがかかっています。
「Err」が表示されている状態から元の状態に戻すには [ − /NO] ボタン、または [ ＋ /YES] ボタンを押します。
78
CLP-340/CLP-340M/CLP-340C
■ SYSTEM BOOTING FLOWCHART Power ON E-IC = L (DM: IC1 D12) TxD0 = H (DM: IC1 B7) TxD1 = H (DM: IC1 B6)
Cancel peripheral reset $!# )# ,$-)#6 MIDI-IC = L (DM: IC1 W8) Starts accessing to DM: IC20. )NITIALIZE%"53DRIVER %"533TART
3ET#05 3780ORT 2EGISTER
)NITIALIZE"//43$2!0 clear, Setup of Constant
Starts outputting to $26; =AND,$; =
Starts accessing to DM: IC8.
Initialize $-$-)#
If the booting procedure stops here, there is a possibility that the following parts are damaged: s02/'2!-&,!3($-)# s3$2!-$-)#
$26;= ,$-)#2 $26;= ($-)#4 $26;= ($-)#4 $26;= ($-)#4 $26;= ($-)#4 $26;= ($-)#5 $26;= ($-)#5 $26;= ($-)#5
Installation mode? No Port initial setting ,$;= ,$-)#9 ,$;= ,$-)#5 ,$;= ,$-)#6 ,$;= ,$-)#7 ,$;= ,$-)#9 ,$;= ,$-)#5 ,$;= ,$-)#6 ,$;= ,$-)#7 ,$;= ,$-)#9 30/&& ,$-)#9 -54% ,$-)#5 $!# )# ,$-)#6 MIDI-IC=L(DM: IC1 W8)
Test Program?
DM: IC20 is defective if this mode is entered every time.
Starts accessing to DM: IC500.
Yes ,
No
Test Program Main routine
Yes
-+8 '2!.$0)!./FLASHING
MAC Address Writing Mode?
Yes '8
No
ID write routine MAC Address is not written?
&AILUREINWRITING
Yes #'8
No
End Port initial setting $!# )# ($-)#6 MIDI-IC=H(DM: IC1 W8) -UTE ($-)#5 30/&& ($-)#9 SWP-IC=H(DM: IC1 P1)
After executing &ACTORY3ET )
Yes
*
$")
No Transmit Main Program AND6OICE0ARAMETER TO3$2!-
Backup Clear is started?
Song Clear is started?
Cancel peripheral reset LAN-IC = L (DM: IC1 P3)
No
If this indication appears every time, the following part is damaged: s"!#+ 50&,!3($-)#
Yes ")C
No
Cancel peripheral reset SWP-IC = L (DM: IC1 P1)
Initialize SWP51L(DM: IC300)
If this indication appears every time, the following part is damaged: s"!#+ 50&,!3($-)#
If this indication appears every time, the following part is damaged: s"!#+ 50&,!3($-)#
Yes 8")
Starts accessing to DM: IC300.
"ACKUP&LASH2/$-)#
Initialize "!#+ 50&,!3( $-)#
Starts accessing to $-)#
System Backup 2ELEASE-UTE -54% , 2ELEASE30/&&
* h&ACTORY3ETvREFERSTOTHECONDITIONOFTURNING ONTHEPOWERAFTEREXECUTINGh&ACTORY3ETv
Main routine
About three seconds after turning on power Depending on whether headphones are inserted or not.
2EGISTRATION$ATA 5SER$RIVE 3/.' 349,%ETC Others
in the Test Program.
79
CLP-340/CLP-340M/CLP-340C
■ 起動フローチャート Power ON E-IC = L (DM: IC1 D12) TxD0 = H (DM: IC1 B7) TxD1 = H (DM: IC1 B6)
周辺リセット解除 DAC-IC = L (DM: IC1 V8) MIDI-IC = L (DM: IC1 W8) DM: IC20へのアクセス が始まります。 EBUSドライバ の初期化 (EBUS Start)
CPU, SWXポート 各種レジスタ設定 BOOT用 SDRAM初期化 0クリア、定数設定
DRV[0-7]及びLD[0-8] への出力が始まります。
DM: IC8へのアクセス が始まります。
DM9000(DM: IC500) 初期化
DRV[0]=L(DM: IC1 R4) DRV[1]=H(DM: IC1 T1) DRV[2]=H(DM: IC1 T2) DRV[3]=H(DM: IC1 T3) DRV[4]=H(DM: IC1 T4) DRV[5]=H(DM: IC1 U1) DRV[6]=H(DM: IC1 U2) DRV[7]=H(DM: IC1 U3)
インストールモード？ No ポート初期設定 LD[0]=L(DM: IC1 Y4) LD[1]=L(DM: IC1 U5) LD[2]=L(DM: IC1 V5) LD[3]=L(DM: IC1 W5) LD[4]=L(DM: IC1 Y5) LD[5]=L(DM: IC1 U6) LD[6]=L(DM: IC1 V6) LD[7]=L(DM: IC1 W6) LD[8]=L(DM: IC1 Y6) SPOFF=L(DM: IC1 Y7) MUTE=L(DM: IC1 U8) DAC-IC=L(DM: IC1 V8) MIDI-IC=L(DM: IC1 W8)
テストモード？
毎回このモードに入る時は、 DM: IC20の不良
DM: IC500へのアクセス が始まります。 ここまで来ない場合疑わしいのは、 ・PROGRAM FLASH (DM: IC20) の不良 ・SDRAM(DM: IC8)の不良 Yes ,
No
Test Program Main routine
Yes
-+8 GRAND PIANO点滅
MACアドレス 書き込みモード？
Yes '8
No
ID write routine MACアドレス 未書き込み？
書き込みミス
Yes #'8
No
End ポート初期設定 DAC-IC=H(DM: IC1 V8) MIDI-IC=H(DM: IC1 W8) Mute=H(DM: IC1 U8) SPOFF=H(DM: IC1 Y7) SWP-IC=H(DM: IC1 P1)
Factory Set 実行後？(※)
Backup Clear 起動？
Song Clear 起動？
周辺リセット解除 LAN-IC = L (DM: IC1 P3)
No
毎回この表示が出る場合は ・BACK-UP FLASH (DM: IC19)の不良
Yes ")C
No
周辺リセット解除 SWP-IC = L (DM: IC1 P1)
SWP51L(DM: IC300) 初期化
$")
No
メインプログラム ボイスパラメータ をSDRAMに転送
毎回この表示が出る場合は ・BACK-UP FLASH (DM: IC19)の不良
Yes
毎回この表示が出る場合は ・BACK-UP FLASH (DM: IC19)の不良
Yes 8")
DM: IC300へのアクセス が始まります。
Backup Flash ROM (DM: IC19)
BACK-UP FLASH (DM: IC19) 初期化
DM: IC19へのアクセス が始まります。
システムバックアップ Mute 解除 MUTE = L SP OFF 解除
※Factory Set実行後とは、テストプログラムの Factory Set実行後の電源ON時を指します。
80
Main routine
電源投入から 約3秒後 ヘッドホンの 挿抜の状態に より変わります。
レジストデータ ユーザードライブ (SONG, STYLEなど) その他
CLP-340/CLP-340M/CLP-340C
■ MIDI IMPLEMENTATION CHART [ Digital Piano ] Model CLP-340 MIDI Implementation Chart
MIDI Implementation Chart / MIDI Implementierung stabelle / Tableau d’implémentation MIDI / Gráfico de implementación MIDI
Function...
Transmitted
Recognized
Basic Channel
Default Changed
1 - 16 0
1 - 16 0
Mode
Default Messages Altered
3
3
˛
**************
˛ ˛
0 - 127 **************
0 - 127 0 - 127
Note Number : True voice Velocity
Note ON Ø 9nH,v=1-127 Note OFF ˛ 9nH,v=0
Ø ˛
After Touch
Key's Ch's
˛ ˛
Pitch Bend Control Change
Prog Change
˛
0,32 1 7 10 11 6,38 64,66,67 71-74 84 91,93 96-97 100-101
Ø ˛ Ø ˛ Ø ˛ Ø ˛ ˛ Ø ˛ Ø
*1
Ø
*1 *1 *1 *1 *1
0 - 127 **************
Ø
Ø
Ø
: Song Pos. ˛ : Song Sel. ˛ ˛ : Tune
˛ ˛ ˛
True #
System : Clock Real Time : Commands
Ø Ø
Ø Ø
: : : Mes- : sages: :
˛ ˛ ˛ ˛ Ø ˛
Ø Ø Ø Ø Ø ˛
Aux
All Sound Off Reset All Cntrls Local ON/OFF All Notes OFF Active Sense Reset
Notes:
Mode 1 : OMNI ON , POLY Mode 3 : OMNI OFF, POLY
Remarks
9nH,v=1-127
0 - 24 semitones Bank Select Modulation Main Volume Panpot Expression Data Entry Pedal
Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø
*1
Ø
:
System Exclusive Common
˛ ˛
Date : 18-MAR-2008 Version : 1.0
Portament Control Effect Depth RPN Inc,Dec RPN LSB,MSB
0 - 127
(120,126,127) (121) (122) (123-125)
*1 These Control Change messages cannot be transmitted by panel operations, but can be transmitted by song playback data.
Mode 2 : OMNI ON ,MONO Mode 4 : OMNI OFF,MONO
Ø ˛
: Yes : No
81
CLP-340/CLP-340M/CLP-340C
■ MIDI DATA FORMAT ● : Can be transmitted and recognized. ▲: Cannot be transmitted by the panel operations, but can be transmitted by song playback data. ✕ : Cannot be transmitted or received. Status byte
MIDI Events
1st Data byte
Status
Key Off
8nH
Key On
9nH
Control Change
BnH
Mode Message
Data (n: channel no.)
BnH
(HEX)
2nd Data byte Parameter
Data
(HEX)
Parameter
Transmitted
Recognized
kk
Key no. (0 - 127)
vv
Velocity (0 - 127)
✕
●
kk
Key no. (0 - 127)
vv
Key On: vv = 1 - 127 Key Off: vv = 0
●
●
Normal
●
●
0
(00H)
Bank Select MSB
0
32
(20H)
Bank Select LSB
0 - 127
(00H)
1
(01H)
Modulation
0 - 127
●
●
(...7FH)
▲
● ●
6
(06H)
Data Entry MSB
0 - 127
(...7FH)
●
38
(26H)
Data Entry LSB
0 - 127
(...7FH)
●
✕
7
(07H)
Main Volume
0 - 127
(...7FH)
●
●
10
(0AH)
Panpot
0 - 127
(...7FH)
▲
●
11
(0BH)
Expression
0 - 127
(...7FH)
●
●
64
(40H)
Damper (Sustain)
0 - 127
(...7FH)
●
●
66
(42H)
Sostenuto
0 - 127
(...7FH)
●
●
67
(43H)
Soft Pedal
0 - 127
(...7FH)
●
●
71
(47H)
Harmonic Content
0 - 127
(...7FH)
▲
●
72
(48H)
Release Time
0 - 127
(...7FH)
▲
●
73
(49H)
Attack Time
0 - 127
(...7FH)
▲
●
74
(4AH)
Brightness
0 - 127
(...7FH)
▲
●
84
(54H)
Portamento Control
0 - 127
(...7FH)
▲
●
91
(5BH)
Effect1 Depth (Reverb Send Level)
0 - 127
(...7FH)
●
●
93
(5DH)
Effect3 Depth (Chorus Send Level)
0 - 127
(...7FH)
●
●
96
(60H)
Increment
0 - 127
(...7FH)
▲
●
97
(61H)
Decrement
0 - 127
(...7FH)
100
(64H)
RPN LSB
0 - 127
(...7FH)
●
●
101
(65H)
RPN MSB
0 - 127
(...7FH)
120
(78H)
All Sound Off
0
▲
●
121
(79H)
Reset All Controller
0
▲
●
122
(7AH)
Local Control
123
(7BH)
All Note Off
124
(7CH)
125
(7DH)
126
(7EH)
MONO
127
(7FH)
POLY
0 - 3F: OFF 40 - 7F: ON
✕
●
0
▲
●
OMNI OFF
0
✕
●
OMNI ON
0
✕
●
✕
●
✕
●
0 - 16
(...10H)
0
Note This instrument is fixed to Multi-timbral Mode and Poly Mode, since these modes do not change even when Omni on/ omni off/ Mono/Poly Mode messages are received. Program Change CnH
pp
●
●
Channel After Touch
DnH
vv
–
✕
✕
Polyphonic After Touch
AnH
kk
vv
✕
✕
Pitch Bend Change
EnH
cc
▲
●
Realtime Message
F8H
MIDI Clock
–
–
●
●
FAH
Start
–
–
●
●
FBH
Continue
–
–
✕
✕
FCH
Stop
–
–
●
●
FEH
Active Sens
–
–
●
●
FFH
System Reset
–
–
✕
✕
0 - 127
LSB
–
–
dd
MSB
Note When an Overrun or Framing error occurs, the Damper, Sostenuto and Soft are set to off in all channels, and All Notes Off is executed.
Parameters controlled by RPN (Registered Parameter Numbers) RPN
82
Data Entry
MSB
LSB
MSB
00H
00H
mmH
–
00H
01H
mmH
llH
00H
02H
mmH
7FH
7FH
–
Parameter
LSB
Data Range
Pitch Bend Sensitivity
mm: 00H-18H (0...+24[semitones])
Fine Tune
mm ll: 00H 00H -100[cent] ... mm ll: 40H 00H 0[cent] ... mm ll: 7FH 7FH 100[cent]
–
Coarse Tune
mm: 28H-40H-58H (-24...0...+24[semitones])
–
Null
–
CLP-340/CLP-340M/CLP-340C
MIDI Parameter Change Table MIDI PARAMETER CHANGE TABLE (XG SYSTEM) Address (H) 00
00
Size (H)
Data (H)
4
0000 - 07FF
00
Parameter MASTER TUNE
Transmitted
Recognized
●
●
Description -102.4 - +102.3[cent]
01
1st bit3 - 0 ➞ bit15 - 12
02
2nd bit3 - 0 ➞ bit11 - 8
03
3rd bit3 - 0 ➞ bit7 - 4
Default value (H) 00 04 00 00
4th bit3 - 0 ➞ bit3 - 0 04
1
00 - 7F
MASTER VOLUME
✕
●
0 - 127
05
1
00 - 7F
(MASTER ATTENUATOR)
✕
✕
Ignored
06
1
28 - 58
TRANSPOSE
✕
✕
-12 - +12[semitones] (MIDI value = 34H – 4CH)
DRUM SETUP RESET
✕
✕
n = Drum setup number
● (*1)
●
00 = XG sytem ON (*3)
✕
● (*2)
7D
n
7E
00
XG SYSTEM ON
7F
00
ALL PARAMETER RESET
TOTAL SIZE
7F
40
00 = ON (*3)
7
(*1) Output when Init Send is transmitted. (*2) When "XG ALL PARAMETER RESET" message is received, generates "XG SYSTEM ON" on the tone generator and generates reinitialization of the tuning value on the panel. (*3) Variation connection is fixed at System.
MIDI PARAMETER CHANGE TABLE (EFFECT 1) Size (H)
Data (H)
Transmitted
Recognized
Description
Default
02
Address (H) 01
00
2
00 - 7F 00 - 7F
REVERB TYPE MSB REVERB TYPE LSB
Parameter
●
●
Refer to Effect MIDI Map (page 4)
01 (= HALL1) 00
02
01
20
2
00 - 7F 00 - 7F
CHORUS TYPE MSB CHORUS TYPE LSB
●
●
Refer to Effect MIDI Map (page 4)
41 (= CHORUS1) 00
22
1
00 - 7F
CHORUS PARAMETER 1
✕
●
Ignored
24
1
00 - 7F
CHORUS PARAMETER 3
✕
●
//
Transmitted
Recognized
Description
●
●
0 - 127
MIDI PARAMETER CHANGE TABLE (MULTI PART) Address (H) 00
00
Size (H)
Data (H)
0C
1
00 - 7F
VELOCITY SENSE DEPTH
Parameter
0D
1
00 - 7F
VELOCITY SENSE OFFSET
●
●
0 - 127
11
1
00 - 7F
DRY LEVEL
▲
●
0 - 127
Default value (H)
7F
83
CLP-340/CLP-340M/CLP-340C
System Exclusive Messages MIDI EVENT Universal System Exclusive
MIDI Master Volume
Data Format F0H
7FH
7FH
04H
ll mm
01H
ll
mm
F7H
Transmitted
Recognized
✕
●
●
●
●
●
✕
●
Volume (mm = MSB, ll = LSB)
or F0H
7FH
XN
04H
XN ll mm GM System On
F0H
01H
ll
mm
F7H
When N is received N = 0 - F, whichever is received. X = Ignored Volume (mm = MSB , ll = LSB)
7EH
7FH
09H
01H
F7H
7EH
XN
09H
01H
F7H
or F0H
0xxxnnnn XN
XG
XG Parameter Change
F0H
43H
1nH
hh mm ll dd XG Bulk Dump
F0H
43H
0nH
0n aa bb hh mm ll dd cc Clavinova compliance
Others
MSB
LSB
ROOM
02H
10H
HALL1
01H
10H
HALL2
01H
11H
STAGE
03H
10H
OFF
00H
00H
Effect MIDI Map (Effect)
84
MSB
LSB
CHORUS
42H
10H
PHASER
48H
10H
TREMOLO
46H
10H
ROTARY SP
47H
10H
OFF
00H
00H
4CH
hh
mm
ll
dd
...
bb
hh
mm
ll
F7H
Address Data 4CH
aa
...
dd
dd
cc
F7H
Device Number n = 0 (send), 0 - f (receive) Byte Count (aa
